修士学位論文

LHC-ATLAS 実験 RUN3 に向けた新しいミューオントリガー装置の FPGA 読み出し開発とその性能評価

> 東京大学大学院理学系研究科 物理学専攻 素粒子物理国際研究センター 坂本研究室 徳永 孝之

> > 平成27年1月5日

概 要

2008年に CERN は LHC 加速器を完成させ, 陽子同士を周回させて衝突させる事に成功し, 2012年から本格的に稼働を始めた. 2008年のヘリウム漏れの事故があったものの, 2009年の11月から再稼働して, 2011年12月には Higgs粒子の兆候を発表し, さらに 2012年7月には LHC における ATLAS 実験及び CMS 実験はともに 5 の の精度で Higgs とみられる新粒子を発見した. Higgs粒子は,素粒子の振る舞いを説明する理論的模型の標準理論にて存在が予想されてきていたが唯一発見されていなかった粒子である. この発見により我々の素粒子実験の歴史に1 つの区切りをもたらした.

しかしこれで物理が終わったわけではない.この Higgs 粒子の性質の解明や超対称性粒子 (SUSY) 等の重い粒子の探索,さらに素粒子標準模型の精密検証等を通して,まだ解明されていない新しい 物理を我々は知る必要がある.そのため重心系エネルギーやルミノシティを段階的に上げていき, それに伴い加速器及び検出器はアップグレードを重ねていく必要がある.

2020年以降の稼働 (RUN3) ではトリガー精度を上昇させるため NSW (New Small Wheel) と呼ばれる新しいミューオン検出器を使用する事が予定されている.しかし,現在の TGC ミューオン スペクトロメータのレベル 1 トリガーは NSW に対応していないため, NSW を考慮に入れた新し い TGC エレクトロニクストリガーシステムにアップグレードする必要がある.本研究ではミュー オントリガー装置と呼ばれるエレクトロニクスをアップグレードした新しいミューオントリガー 装置の研究開発を行い,汎用 VME モジュールを用いて FPGA 読み出し開発とその性能評価を行った.具体的には次の 2 点である.1 点目は, NSW の入力で提案されている新しい高速シリアル通信 の GTX Transceiver にかかるレイテンシは,トリガーからくる要求値 75 ns に対し 57 ns である事 が判明し,GTX Transceiver を実際に用いる事が可能である事が判明した点である.2 点目は新しい ミューオントリガー装置の FPGA 読み出し開発を進め,実際に後段のモジュールとの接続試験を 行った結果, 60 GByte (約 400 M イベント) ほど正しく読み出す事に成功した点である.

これらの結果により新しいミューオントリガー装置設計に必要な技術選択を完了し, RUN3 に向けた FPGA 読み出し開発を進める事が出来た.

目 次

第1章	序論	4
第2章	LHC における ATLAS 実験	6
2.1	LHC 加速器	6
	2.1.1 LHC 概要	6
	2.1.2 LHC アップグレード計画	7
	2.1.3 LHC で行われている実験	9
2.2	ATLAS 検出器	11
	2.2.1 内部飛跡検出器	12
	2.2.2 カロリメータ	14
	2.2.3 ミューオンスペクトロメータ	15
	2.2.4 マグネットシステム	16
	2.2.5 トリガーとデータ収集	18
	2.2.6 ATLAS 検出器アップグレード計画	21
第3章	レベル1エンドキャップミューオントリガーシステム	22
3.1	Thin Gap Chamber (TGC)	22
	3.1.1 TGC の動作原理	22
	3.1.2 TGC の分類	23
	3.1.3 TGC の配置	23
	3.1.4 TGC セクター	24
3.2	TGC におけるトリガースキーム	26
	3.2.1 <i>p</i> _T 算出の概要	26
	3.2.2 段階的なコインシデンス 2	26
3.3	TGC のトリガーエレクトロニクス	27
	3.3.1 トリガー系 TGC データ処理	28
	3.3.2 リードアウト系 TGC データ処理	29
	3.3.3 ASD ボード	30
	3.3.4 PP ASIC	31
	3.3.5 SLB ASIC	31
	3.3.6 HPT	32
	3.3.7 ミューオントリガー装置 (Sector Logic)	32
	3.3.8 SSW	33
	3.3.9 ROD	34
	3.3.10 TTC	35
3.4	レベル1ミューオントリガーのアップグレード	35

	$3.4.1 \forall \vec{\mathcal{I}} = \vec{\mathcal{V}} = \forall \vec{\mathcal{I}} = \vec{\mathcal{V}} = \forall \vec{\mathcal{I}} = $	36
	3.4.2 フェイクミューオンの原因	36
	3.4.3 LHC アップグレード後のトリガー	37
	3.4.4 phase-1 アップグレードに伴う SL のアップグレード	40
第4章	ミューオントリガー装置	41
4.1	SL 概要	41
4.2	SL ボード	42
	4.2.1 VME access CPLD	42
	4.2.2 G-link Monitor FPGA	42
	4.2.3 SL FPGA	42
	4.2.4 SLB ASIC	42
4.3	SL への入力信号	43
	4.3.1 TGC-BW から SL への信号	43
4.4	SL 内信号処理	44
	4.4.1 コインシデンス部	45
	4.4.2 読み出し部	45
4.5	新 SL の概要	46
	4.5.1 SL 読み出し系の独自ラインの確立	46
	452 新 SL への追加入力	46
	453 新SL 読み出し方式	48
		10
第5章	新ミューオントリガー装置 FPGA 読み出し開発・評価	51
第 5 章 5.1	新ミューオントリガー装置 FPGA 読み出し開発・評価 新 SL に求められる新技術	51 51
第5章 5.1	新ミューオントリガー装置 FPGA 読み出し開発・評価 新 SL に求められる新技術 5.1.1 SiTCP	51 51 51
第 5 章 5.1	 新ミューオントリガー装置 FPGA 読み出し開発・評価 新 SL に求められる新技術 5.1.1 SiTCP 5.1.2 GTX Transceiver 	51 51 51 51
第5章 5.1 5.2	新ミューオントリガー装置 FPGA 読み出し開発・評価 新 SL に求められる新技術 5.1.1 SiTCP 5.1.2 GTX Transceiver 新技術検証用汎用 VME モジュール (PT7)	51 51 51 51 51
第5章 5.1 5.2	新ミューオントリガー装置 FPGA 読み出し開発・評価 新 SL に求められる新技術 5.1.1 SiTCP 5.1.2 GTX Transceiver 新技術検証用汎用 VME モジュール (PT7) 5.2.1 FPGA	51 51 51 51 54 54
第5章 5.1 5.2	新ミューオントリガー装置 FPGA 読み出し開発・評価 新 SL に求められる新技術 5.1.1 SiTCP 5.1.2 GTX Transceiver 新技術検証用汎用 VME モジュール (PT7) 5.2.1 FPGA 5.2.2 CPLD	51 51 51 51 54 54 54
第 5 章 5.1 5.2	新ミューオントリガー装置 FPGA 読み出し開発・評価 新 SL に求められる新技術 5.1.1 SiTCP	51 51 51 51 54 54 54 54
第5章 5.1 5.2	新ミューオントリガー装置 FPGA 読み出し開発・評価 新 SL に求められる新技術 5.1.1 SiTCP 5.1.2 GTX Transceiver 新技術検証用汎用 VME モジュール (PT7) 5.2.1 FPGA 5.2.2 CPLD 5.2.3 Ethernet PHY 5.2.4 クロック	51 51 51 54 54 54 54 54 55
第 5 章 5.1 5.2	新ミューオントリガー装置 FPGA 読み出し開発・評価 新 SL に求められる新技術 5.1.1 SiTCP. 5.1.2 GTX Transceiver 5.1.2 GTX Transceiver 新技術検証用汎用 VME モジュール (PT7) 5.2.1 FPGA 5.2.2 CPLD 5.2.3 Ethernet PHY 5.2.4 クロック 5.2.5 MGT	51 51 51 54 54 54 54 55 55
第 5 章 5.1 5.2	新ミューオントリガー装置 FPGA 読み出し開発・評価 新 SL に求められる新技術 5.1.1 SiTCP. 5.1.2 GTX Transceiver 新技術検証用汎用 VME モジュール (PT7) 5.2.1 FPGA 5.2.2 CPLD 5.2.3 Ethernet PHY 5.2.4 クロック 5.2.5 MGT 5.2.6 TTCrg コネクタ	51 51 51 54 54 54 54 55 55 55
第 5 章 5.1 5.2	新ミューオントリガー装置 FPGA 読み出し開発・評価 新 SL に求められる新技術 5.1.1 SiTCP. 5.1.2 GTX Transceiver 新技術検証用汎用 VME モジュール (PT7) 5.2.1 FPGA 5.2.2 CPLD 5.2.3 Ethernet PHY 5.2.4 クロック 5.2.5 MGT 5.2.6 TTCrq コネクタ 5.27 NIM	51 51 51 54 54 54 54 55 55 56 56
第 5 章 5.1 5.2	新ミューオントリガー装置 FPGA 読み出し開発・評価 新 SL に求められる新技術 5.1.1 SiTCP	51 51 51 54 54 54 54 55 55 56 56 56
第 5 章 5.1 5.2	新ミューオントリガー装置 FPGA 読み出し開発・評価新 SL に求められる新技術5.1.1 SiTCP5.1.2 GTX Transceiver新技術検証用汎用 VME モジュール (PT7)5.2.1 FPGA5.2.2 CPLD5.2.3 Ethernet PHY5.2.4 クロック5.2.5 MGT5.2.6 TTCrq コネクタ5.2.7 NIM5.2.8 JTAG ピン5.2.9 テストピン	51 51 51 54 54 54 55 55 56 56 56 56
第 5 章 5.1 5.2	新ミューオントリガー装置 FPGA 読み出し開発・評価新 SL に求められる新技術5.1.1 SiTCP.5.1.2 GTX Transceiver新技術検証用汎用 VME モジュール (PT7)5.2.1 FPGA5.2.2 CPLD5.2.3 Ethernet PHY5.2.4 クロック5.2.5 MGT5.2.6 TTCrq コネクタ5.2.7 NIM5.2.8 JTAG ピン5.2.9 テストピンGTX 試驗	51 51 51 54 54 54 54 55 55 56 56 56 56 56
第 5 章 5.1 5.2	新ミューオントリガー装置 FPGA 読み出し開発・評価 新 SL に求められる新技術 5.1.1 SiTCP. 5.1.2 GTX Transceiver 新技術検証用汎用 VME モジュール (PT7) 5.2.1 FPGA 5.2.2 CPLD 5.2.3 Ethernet PHY 5.2.4 クロック 5.2.5 MGT 5.2.6 TTCrq コネクタ 5.2.7 NIM 5.2.8 JTAG ピン 5.2.9 テストピン GTX 試験 5.31 ループバック試験	51 51 51 54 54 54 55 55 56 56 56 56 56 56 57
第 5 章 5.1 5.2	新ミューオントリガー装置 FPGA 読み出し開発・評価新 SL に求められる新技術5.1.1 SiTCP5.1.2 GTX Transceiver5.1.2 GTX Transceiver新技術検証用汎用 VME モジュール (PT7)5.2.1 FPGA5.2.2 CPLD5.2.3 Ethernet PHY5.2.4 $\rho u > \rho$ 5.2.5 MGT5.2.6 TTCrq コネクタ5.2.7 NIM5.2.8 JTAG ピン5.2.9 テストピンGTX 試験5.3.1 μ -プバック試験5.3.2 レイテンジ測定	51 51 51 54 54 54 55 55 56 56 56 56 56 56 56 57 57
第5章 5.1 5.2 5.3	新ミューオントリガー装置 FPGA 読み出し開発・評価新 SL に求められる新技術5.1.1 SiTCP5.1.2 GTX Transceiver新技術検証用汎用 VME モジュール (PT7)5.2.1 FPGA5.2.2 CPLD5.2.3 Ethernet PHY5.2.4 クロック5.2.5 MGT5.2.6 TTCrq コネクタ5.2.7 NIM5.2.8 JTAG ピン5.2.9 テストピンGTX 試験5.3.1 ループバック試験5.3.2 レイテンシ測定新 SL EPGA 読み出し開発	51 51 51 54 54 54 55 55 56 56 56 56 56 56 56 56 57 57 57
第 5 章 5.1 5.2 5.3 5.3	新ミューオントリガー装置 FPGA 読み出し開発・評価新 SL に求められる新技術5.1.1 SiTCP5.1.2 GTX Transceiver新技術検証用汎用 VME モジュール (PT7)5.2.1 FPGA5.2.2 CPLD5.2.3 Ethernet PHY5.2.4 $\rho п ッ \rho$ 5.2.5 MGT5.2.6 TTCrq $\neg a ? \rho g$ 5.2.7 NIM5.2.8 JTAG $\lor v$ 5.2.9 $\neg z \land h \checkmark v$ 5.3.1 $\mu - \eta' \land y \rho$ 試験5.3.1 $\mu - \eta' \land y \rho$ 試験5.3.2 $\nu (T \nabla v) \land y \end{pmatrix}$ 5.3.1 $\mu - \eta' \land y \rho$ 試験5.3.2 $\nu (T \nabla v) \land y \end{pmatrix}$ 5.3.1 $\mu - \eta' \land y \rho$ 試験5.3.2 $\nu (T \nabla v) \land y \end{pmatrix}$ 5.3.4 $\mu \in EPCA$ 読み出し開発5.4.1 新 SL FPGA 読み出し開発	51 51 51 54 54 54 55 55 56 56 56 56 56 56 56 56 57 57 57
第 5 章 5.1 5.2 5.3 5.4	新ミューオントリガー装置 FPGA 読み出し開発・評価新 SL に求められる新技術5.1.1 SiTCP5.1.2 GTX Transceiver新技術検証用汎用 VME モジュール (PT7)5.2.1 FPGA5.2.2 CPLD5.2.3 Ethernet PHY5.2.4 $\rho u > \rho$ 5.2.5 MGT5.2.6 TTCrq コネクタ5.2.7 NIM5.2.8 JTAG ピン5.2.9 テストピンGTX 試験5.3.1 ループバック試験5.3.1 ループバック試験5.3.2 レイテンシ測定新 SL FPGA 読み出し開発5.4.1 新 SL FPGA 読み出しロジック	51 51 51 54 54 54 55 56 56 56 56 56 56 56 56 56 57 57 57 59
第 5 章 5.1 5.2 5.3 5.4	新ミューオントリガー装置 FPGA 読み出し開発・評価新 SL に求められる新技術5.1.1 SiTCP5.1.2 GTX Transceiver新技術検証用汎用 VME モジュール (PT7)5.2.1 FPGA5.2.2 CPLD5.2.3 Ethernet PHY5.2.4 $\rho u > \rho$ 5.2.5 MGT5.2.6 TTCrq $\exists r 2 \rho \beta$ 5.2.7 NIM5.2.8 JTAG ピン5.2.9 $\neg z \land \ell^{\vee} y$ 5.3.1 $\mu - \tau' N y \rho$ 試験5.3.2 $\nu (7 \neg y \rho)$ 試験5.3.1 $\mu - \tau' N y \rho$ 試験5.3.2 $\nu (7 \neg y \rho)$ 試験5.3.4 新 SL FPGA 読み出し開発5.4.1 新 SL FPGA 読み出しロジック5.4.2 $\tau' - \beta \# (7 \pi) \pi v h u = v / v / v / v / v / v / v / v / v / v$	51 51 51 54 54 54 55 55 56 56 56 56 56 56 56 56 57 57 57 59 59 61

	5.4.4	データフォーマット整形ロジック 69
	5.4.5	新 SL FPGA 読み出し性能評価
	5.4.6	L1A 試験
	5.4.7	新 SL, 新 TTC Readout - 新 ROD 接続試験
5.5	今後の	課題

76

第6章 まとめ

第1章 序論

Large Hadron Collider (LHC) は欧州合同原子核研究所 (CERN) に建設された,世界最高エネル ギーの陽子・陽子衝突型加速器である. LHC は 2012 年にバンチ¹衝突頻度 20 MHz, 重心系エネル ギー 8 TeV, 瞬間ルミノシティ0.7×10³⁴ cm⁻²s⁻¹ での衝突を達成し, 2013 年から 2015 年春までアッ プグレードのために長期シャットダウン中である. アップグレード後の RUN2 では, 最初はバンチ 衝突頻度は 20 MHz のままで重心系エネルギーを 13 TeV, 瞬間ルミノシティを 1×10³⁴ cm⁻²s⁻¹ で 運転を再開し, その後バンチ衝突頻度を 40 MHz まで上げ, バンチカレントを増やして瞬間ルミノ シティを上げていく計画である. 瞬間ルミノシティは最大で 2×10³⁴ cm⁻²s⁻¹ まで上がる可能性が ある. さらに RUN2 のアップグレード後の RUN3 では, 瞬間ルミノシティを最大で 3×10³⁴ cm⁻²s⁻¹ まで上げる計画である.

ATLAS 実験はLHCの衝突点に設置される大型汎用検出器を用いた実験である. Higgs 粒子の性質の解明,超対称性粒子及び高エネルギー領域での物理現象の精密測定などをターゲットを目的にしている. LHC では陽子同士を約40 MHz という高頻度で衝突させるため,ATLAS では高速かつ正確に処理出来るシステムが要求され,大量の情報の中から物理解析に有用なデータを効率よく選び出すため次の3段階のトリガーシステムが用いられている.それらはハードウェアで処理するレベル1トリガー,ソフトウェアで処理を行うレベル2トリガーとイベントフィルタの3つである.本研究では特にエンドキャップと呼ばれる領域の,レベル1トリガーでのミューオントリガーのアップグレードに携わった.レベル1トリガーではハードウェアでトリガー判定が行われ,2.5 µsecのレイテンシが許されており,全体で約75 kHz までレートを落としている.

エンドキャップミューオントリガーは Multi Wire Proportational Chamber (MWPC) をホイール上 に配置し、多層並べた Thin Gap Chamber (TGC) という検出器のヒット情報が利用される. レベル1 エンドキャップミューオントリガーシステムでは、各層でのミューオンのヒット情報を算出するこ とでミューオンのトラックを再構成する. さらにそのトラックがトロイド磁場によってどの程度曲 がったでミューオン横運動量 ($p_{\rm T}$) を算出し、 $p_{\rm T}$ が予め決めていた閾値を超えていたらトリガーを 発行する.

RUN1において、レベル1エンドキャップミューオントリガーのトリガーレートは約4.5 kHz で あったが、これは正味の衝突点由来のミューオンのレートに比べて2-3 倍高くなっている.これは TGC のトリガーに衝突点由来ではないバックグラウンドが含まれているからである.さらに LHC のアップグレード計画によりルミノシティ及び重心系エネルギーが高くなるとトリガーレートも 上昇する.TGC が発行するトリガーレートに関して、ルミノシティが3×10³⁴ cm⁻²s⁻¹ の時では約 60 kHz のトリガーレートとなり、現行のトリガー回路では他のレベル1トリガーを圧迫してしま い、効果的に物理データを取得する事ができなくなる.この問題を解決するため、バックグラウンド によって発行されるトリガーの削減が必要となってくる.

そのため、2020年以降の RUN3 に向けてトリガーレートの削減を目的に NSW (New Small Wheel) と呼ばれる新しい検出器を導入するよう計画されている. この NSW の導入により、TGC ミューオ

¹数十 cm の長さを持ち, それぞれ数千億個以上の陽子が入っている.

ンスペクトロメータのレベル1トリガーのアップグレードも必要となり,新しいエレクトロニクス を開発する必要がある.

本研究ではNSW に導入によるトリガーシステムのアップグレードのうち、ミューオントリガー 装置 Secto Logic (SL) と呼ばれるエレクトロニクスの研究開発を行った.アップグレードした SL である新 SL は Big Wheel (BW) からくる情報と NSW からくる情報を組み合わせ統合する処理を 行いフェイクを落とす役割と、データをバッファしレベル1トリガーが来たらデータを読み出す役 割を担っている.この要求が来たら送信するロジックなどの読み出し系のロジックを開発し、それ らのロジックを実装した FPGA²を用いて動作検証を試みた.

本論文では, 第2章にLHC における ATLAS 実験とアップグレードについて, 第3章に現行のレベル1エンドキャップミューオントリガーとアップグレードについて, 第4章に SL について, 第5章に新 SL の開発・評価について, 第6章に全体のまとめについてを述べる.

²FPGA: Field-Programmable Gate Array は, 製造後に購入者や設計者が構成を設定できる集積回路の事.

第2章 LHCにおけるATLAS実験

本研究では、LHC加速器を用いた ATLAS 実験における、NSW のためのトリガー装置の研究開発を行った.本章ではそのLHC加速器及び ATLAS 実験の前提知識を述べる.

2.1 LHC 加速器

2.1.1 LHC 概要

LHC は大型ハドロン衝突型加速器で,スイス・ジュネーブ郊外の CERN の地下約 100 m に建設 された世界最高エネルギーの陽子・陽子衝突型加速器である. 図 2.1 に LHC の概要を示し,表 2.1 には LHC の設計値を示す. LHC は全周が約 27 km という JR 山手線程の巨大な加速器で,加速し た陽子同士を高エネルギーで正面衝突させている. 2009 年 11 月に初めて陽子同士を衝突させる事 に成功し, 2010 年から 3.5 TeV まで加速した陽子を衝突させる実験が開始された.



図 2.1: LHC 概要 [1]. スイス・ジュネーブ郊外の CERN 研究所の地下約 100 m に位置する.

LHC では複数個の加速器を用いて段階的に陽子を加速させている.まず陽子イオン源から出て きた陽子イオンが Linac2 によって加速される.次に PS Booster と呼ばれるシンクロトロンで 1.4 GeV までエネルギーを引き上げて, PS (Proton Synchrotron) に入れ, SPS (Super Proton Synchrotron) でエネルギーを 450 GeV まで上昇させ,最後に LHC に入射させる.この様子を図 2.2 に示す.

表 2.1: LHC デザイン値 [2]. 2014 年現在はまだ重心系エネルギーやルミノシティなどデザイン値 に達しておらずアップグレードを行う必要がある.

パラメータ	値	パラメータ	値
リング周長	26.7 km	偏向磁場	8.33 T
重心系エネルギー	14 TeV	瞬間ルミノシティ	$10^{34} \text{ cm}^{-2} \text{s}^{-1}$
バンチ間隔	24.95 ns	バンチあたり陽子数	1.15×10^{11}
バンチ ID 総数	3564	使用バンチ数	2808

CERN's Accelerator Complex



ightarrow p (proton) ▶ ion ightarrow neutrons ightarrow ightarrow ightarrow p electron ightarrow proton/antiproton conversion

図 2.2: LHC と前段加速器の様子 [3]. 陽子イオンが陽子イオン源, Linac2, PS Booster, SP, SPS, LHC と徐々に加速されている.

2.1.2 LHC アップグレード計画

LHC では段階的なアップグレード計画が立てられている. 2009 年の 0.9 TeV ランから始まり, 2010, 2011 年の 7 TeV ラン, 2012 年の 12 TeV ランと徐々に重心系エネルギーを上げてきた. 2012 年が終わると, 一旦物理ランを止め, Long Shutdown (LS) に入った. この物理ランが止まっている LS 中に LHC の補強作業や, アップグレードを行っている. 2015 年からは再び物理ランが開始され

る予定である. このLS は, 今後約 10 年間で今回のLS を含めると合計で3 回行われる予定となって いる. その都度物理ランを中止し, LHC の補強作業, 並びにアップグレードが行われる予定である. こうしたLS と物理ランを交互に行う事で, 少しづつLHC のアップグレードを行い, 重心系エネル ギーやルミノシティを増強していく. ここでは 2013 年 ~ 2014 年春を LS1, 2018 年夏 ~ 2019 を LS2, 2022 年を LS3 と呼ぶ. また, 2011 ~ 12 を RUN1, 2015 ~ 18 を RUN2, 2020 ~ 21 を RUN3 と呼んで いる. 最後の LS3 をもって瞬間ルミノシティが 5×10³⁴ cm⁻² s⁻¹ の HL-LHC (High Luminosity-LHC) となる. 表 2.2 に, HL-LHC アップグレード計画を示す.

表 2.2: HL-LHC アップグレード計画 [4]. 段階的にアップグレードを行う計画である.

期間	重心系エネルギー [TeV]	瞬間ルミノシティ[cm ⁻² s ⁻¹]
2011~12 (RUN1)	8	0.77×10^{34}
2013~15春		LS1
2015 春~18 (RUN2)	13~14	$1.5 \sim 2.0 \times 10^{34}$
2018 夏~19		LS2
2020 ~ 21 (RUN3)	14	$2.0 \sim 3.0 \times 10^{34}$
2022		LS3
2023 ~	14	5×10^{34}

以下に,各々のLSで何が行われるかを簡単にまとめる.

Long Shutdwon 1 (2013-14)

LS1 では重心系エネルギーを 8 TeV から 13, 14 TeV に上げる準備をすることが主な目的である. 重心系エネルギーを引き上げるために,加速管同士の結合を強化し,弱くなった磁石を交換したり, さらには放射線対策のためにエレクトロニクスを移動するなどがある.

Long Shutdwon 2 (2018)

LS2 ではルミノシティを約2倍の2~3× 10^{34} cm⁻²s⁻¹ に引き上げる予定である. LIU (LHC Injectors Upgrade) が予定され, Linac2 から Linac4 へ以降, さらに日本の大きな寄与である J-PARC の金属磁性合金を用いた高周波加速空洞を使用する事で, PS Booster のエネルギー増加などが計画 されている.

Long Shutdwon 3 (2023-)

LS3 では、ルミノシティを最終的な 5×10³⁴ cm⁻²s⁻¹ まで引き上げる予定である. 超電導クラブ 空洞の導入や Interaction Region (IR) の磁石の強化が考えられてる. このクラブ空洞は、ビームのバ ンチを回転させる事でルミノシティをより高く保つ事を目的とした特殊な超伝導空洞で、高エネル ギー加速器研究機構 (KEK) が所有する KEKB 加速器で使用されている. 図 2.3 にクラブ衝突の概 念図を示す.



図 2.3: クラブ衝突の概念図 [5]. 交差角衝突では角度を持って衝突しているが, クラブ衝突では実質的に正面衝突しているのが分かる.

2.1.3 LHC で行われている実験

LHC で行われている実験は主に4つ存在する.それはATLAS 実験, CMS 実験, LHCb 実験, ALICE 実験の4つである.以下では各々の実験について簡単に説明する.

ATLAS 実験

ATLAS (A Toroidal LHC ApparatuS) 実験は、LHC の実験の中で最も大きな汎用検出器を用いる 実験で、Higgs 粒子の性質の解明だけでなく、超対称性粒子や高エネルギー領域での物理現象の精 密測定などの実験を行っている. 長さ 44 m, 直径 25 m, 質量は 7000 トンである円筒形の検出器を 用いており、ソレノイド磁石だけではなく巨大な超電導トロイド磁石を持っている事が特徴として 挙げられる. 図 2.4 に ATLAS 検出器の概略図を示す.



図 2.4: ATLAS 検出器の概略図 [6]. 長さ44 m, 直径 25 m, 質量は 7000 トンである円筒形の検出器 を用いており, ソレノイド磁石だけではなく巨大な超電導トロイド磁石を持っている事が特徴である.

CMS 実験

CMS (Compact Muon Solenoid) 実験も、大きな汎用検出器を用いる実験であり、ATLAS 検出器と LHC リングの真反対に位置し、ATLAS 実験とお互い成果を競い合っている. 検出器は長さ 31 m, 直 径 15 m, 質量は 12500 トンである円筒形の検出器を用いており、ATLAS 検出器と比べコンパクト であるものの、質量は 5500 トン程重い. 図 2.5 に CMS 検出器の概略図を示す.



図 2.5: CMS 検出器の概略図 [7]. ATLAS 検出器とリングの反対に位置する大型汎用検出器である.

LHCb 実験

LHCb (Large Hadron Collider beauty) 実験は, *b* クォークの物理に特化した実験で, *b* クォークを含む *B* ハドロン粒子の対称性の破れを測定することで, 物質と反物質の性質の違いを調べる事を主として目的としている. 長さ 21 m, 高さ 10 m, 幅 13 m, 質量 5600 トンである検出器を用いている. 図 2.6 に LHCb 検出器の概略図を示す.



図 2.6: LHCb 検出器の概略図 [8]. B ハドロン粒子の対称性の破れなどの検証を行うための検出器 である.

ALICE 実験

ALICE (A Large Ion Collider Experiment) 実験では, 重イオンを加速・衝突させ, ビッグバン直後の宇宙初期の存在していたとされるクォーク・グルーオンプラズマ (QCD) を再現し, その性質の解明することを目的としている. 検出器の大きさは, 長さ 26 m, 直径 16 m, 質量 10,000 トンであり, 図 2.7 に ALICE 検出器の概略図を示す.



図 2.7: ALICE 検出器の概略図 [9]. QGP の検証などを行うための重イオン検出器.

2.2 ATLAS 検出器

ATLAS 検出器は、内側から内部飛跡検出器、カロリメーター、ミューオンスペクトロメータで構成され、2種類の超電導マグネットを持つ.図 2.8 に ATLAS 検出器における上記の構成概略図を示す.本節ではこれら ATLAS 検出器を構成する検出器の詳しい説明をする.

ATLAS 座標系

ATLAS では通常の xyz 座標, r ϕ z 座標に加え, 擬ラピディティη を用いた座標系がよく使用される. xyz 座標は一般的によく使用される座標で, 一般的な三次元直交座標系である. LHC リング中心方向を x 軸, それらと垂直な方向を y 軸, ビーム方向を z 軸としている. ここで z > 0 側を A-side, z < 0 側を C-side と呼ぶ. r ϕ z 座標も一般的によく使用される座標系で, r 方向を円筒の動径方向, ϕ 方向を方位角方向, ビームバイプ方向を z 軸とし, ATLAS 検出器の各要素の位置を示す際によく使用される. 最後に擬ラピディティηを使用した座標系だが, η は衝突点からの天頂角 θ を用いて次の式で定義される.

$$\eta = -\ln\left\{\tan\left(\frac{\theta}{2}\right)\right\}$$

擬ラピディティはエネルギー *E*, 運動量 *P*の粒子のラピディティy = $\frac{1}{2} \ln \frac{E+P\cos\theta}{E-P\cos\theta}$ の高エネルギー極限と一致し, η, ϕ で表すと生成粒子の分布が一様になる事から, 粒子のヒット位置を示す時によく使用される. 図 2.9 に ATLAS で使用される座標系の概略図を示す.



図 2.8: ATLAS 検出器全体像 [10]. 内側から内部飛跡検出器, カロリメーター, ミューオンスペクト ロメータで構成され 2 種類の超電導マグネットを持つ.



図 2.9: ATLAS における座標系 [11]. røz 座標は ATLAS 検出器の各要素の位置を示す際によく使用され, 擬ラピディティηを使用する座標系は粒子のヒット位置を示す時によく使われる.

2.2.1 内部飛跡検出器

内部飛跡検出器 (Inner Detector, ID) とは ATLAS 検出器の最内部に設置される検出器で,磁場中 で粒子の軌跡を再構成し粒子の電荷と横運動量 (*p*_T) を算出する事で,粒子の軌跡から vertex を再

構成をする役割を持つ. 内部飛跡検出器はピクセル半導体検出器 (Pixel), シリコンストリップ検出器 (Semi Conductor Tracker, SCT), 遷移放射飛跡検出器 (Transition Radiation Tracker, TRT) の3つ の検出器から構成される. 図 2.10 に内部飛跡検出器の図を示す.



図 2.10: ATLAS 内部飛跡検出器 [12]. ピクセル半導体, シリコンストリップ検出器, 遷移放射飛跡 検出器から構成される.

ピクセル半導体検出器 (Pixel)

Pixel はシリコンピクセルを用いた高分解能の位置検出器で、衝突点から最も近い領域に配置される検出器である. バレル部に3層、全後方部両サイド3層づつで構成され、位置分解能は $r - \phi$ 方向で $10 \mu m$, z方向で $115 \mu m$ である.

シリコンストリップ検出器 (SCT)

Pixel と共に分解能に優れたシリコン検出器で、シリコンマイクロストリップを用いた位置検出 器である. ソレノイド磁場により荷電粒子が曲げられ、その軌跡を捉える事で、 $p_{\rm T}$ の測定を可能に する. 位置分解能は $r - \phi$ 方向で 17 μ m、z 方向で 580 μ m である.

遷移放射飛跡検出器 (TRT)

TRT は |η| < 2.0 の領域を遷移放射を利用した検出器で SCT の外の領域のトラッキングを行い, ストローチューブ検出器を重ねその隙間をポリプロピレンファイバーで埋めている構造を持つ.電 子からは比較的エネルギーの大きな X 線が放射されるため, ポリプロピレンからの X 線をストロー チューブ検出器が捉え選別している.

2.2.2 カロリメータ



図 2.11: カロリメータの断面図 [13]. 内部飛跡検出器の外側に電磁カロリメータが設置され、それを更にハドロンカロリメータで覆っている.

カロリメータとは電子, 光子, ジェット等のエネルギーと位置を測定する検出器で, 内部飛跡検出 器の外側に位置する. カロリメータには電磁カロリメータとハドロンカロリメータの2種類存在 し, 前者は電子と光子を検出し, 後者はジェットを検出する. ATLAS 検出器におけるカロリメータ は, Liquid Argon (LAr) 電磁カロリメータ (EM), バレル部タイルカロリメータ (Tile), エンドキャッ プ部 LAr ハドロンカロリメータ (HEC), フォワード部 LAr ハドロンカロリメータ (FCal) の4種類 から構成される. 図 2.11 にカロリメータ全体図を示す. 以下各々のカロリメータについて述べる.

LAr 電磁カロリメータ (EM)

EM は, 電子・光子のエネルギーと位置を測定するカロリメータで, 内部飛跡検出器のすぐ外側に配置されている. EM は $|\eta| < 1.48$ をカバーするバレル部と, $1.38 < |\eta| < 3.2$ をカバーするエンドキャップ部に分かれ, $|\phi|$ 方向の不感領域を無くすためにアコーディオン型の形状をとっている.

バレル部タイルカロリメータ (Tile)

Tile は |η| < 1.7 のバレル部をカバーするハドロンカロリメータで, 厚さ 3 mm の鉄と厚さ 5 mm のタイル状のシンチレータを交互に重ねあわせた構造となっている.

エンドキャップ部 LAr ハドロンカロリメータ (HEC)

HEC は $1.5 < |\eta| < 3.2$ のエンドキャップ部分をカバーするハドロンカロリメータで, 銅の吸収体 と LAr で構成されている.

フォワード部 LAr カロリメータ (FCal)

FCalは3.1 < |η| < 4.9 のフォワード領域をカバーするカロリメータである. FCalはビーム軸方向 に3層に分かれており,第1層(FCall)は銅の吸収体とLArの電磁カロリメータが採用され,第2 層(FCal2),第3層(FCal3)はタングステンの吸収体とLArのハドロンカロリメータを用いている.

2.2.3 ミューオンスペクトロメータ

ミューオンスペクトロメータは ATLAS 検出器の最も外側に配置され、ミューオンの位置測定等 を行う一連の検出器の事である. 図 2.12 にミューオンスペクトロメータを示す. ミューオンスペク トロメータは、Precision Chamber である Monitored Drift Tube (MDT), Cathode Strip Chamber (CSC) と、Trigger Chamber である Resistive Plate Chamber (RPC), Thin Gap Chamber (TGC) の合計 4 種類 の検出器で構成される. Precision Chamber はミューオンの運動量測定を行い、Trigger Chamber は イベントトリガーの発行を行う.



図 2.12: ミューオンスペクトロメータ [10]. ミューオンの位置測定等を行う一連の検出器で ATLAS 検出器の最も外側に配置される.

Precision Chamber

高精度位置測定のため, Monitored Drift Tube (MDT) を用いる. ただしフォワード領域 (2.1 < |η| < 2.7) では高カウントレートに耐えられないため, Cathod Strip Chamber (CSC) を用いる.

• MDT

MDT はバレル部, エンドキャップ部のうち |η| < 2.7 の領域を担当し, ミューオンの位置を精度 100 µm 以下で測定する. 位置分解能は約 50 µm で, カウントレートの上限は 150 Hz/cm² である.

• CSC

エンドキャップ MDT は 3 層存在するが, このうち最も衝突点に近い層 (Inner Station) に関し ては η が高い領域 (|η| > 2.0) でカウントレートが上限の 150 Hz/cm² を超えてしまう. それを 考慮して, Inner Station のうち 2.0 < |η| < 2.7 部分は MDT の代わりにカウントレート上限が 1 kHz/cm² である CSC を用いている.

Trigger Chamber

ミューオントリガーはバレル部を Resistive Plate Chamber (RPC), エンドキャップ部を Thin Gap Chamber (TGC) がカバーする. なお TGC の詳しい説明は第4章に譲る.

• RPC

高抵抗板を電極として用いるガス検出器. |η| < 1.05のバレル部のイベントトリガーを主な目的としていて,互いに直交するストリップを用いて*z*-φ二次元情報を取得する.

• TGC

1 < |η| < 2.4 の前後方部イベントトリガーを主な目的としていて, *R* 方向をアノードワイヤから, φ 方向をカソードストリップから *R* – φ の二次元読み出しを可能にしている.

ここで図 2.13 に、ミューオンスペクトロメータの断面図を示す.

配置

ミューオンスペクトロメータの配置場所により,ステーションという単位を使用して区別するこ とがある. バレル部には3つのシリンダー状のステーション (Inner, Middle, Outer), エンドキャップ 部では4つのディスク状のステーション (I, M, O, Extra) が存在している. それらを, エンドキャッ プならばE, フォワードならばFを用いて, EM などと表す. さらには, EM ステーション, EI ステー ションをそれぞれ, Big Wheel (BW), Small Wheel (SW) と呼ぶこともある. 表 2.3 に, それらステー ションの内訳をまとめる.

2.2.4 マグネットシステム

ATLAS 検出器には超電導ソレノイド磁石と ATLAS の名前の由来ににもなっている超電導トロ イド磁石の2種類の超電導電磁石が使用されている.図2.14にその2種類の磁石を示す.



図 2.13: ミューオンスペクトロメータの断面図 [10]. MDT, CSC, RPC, TGC の配置を示す.

ステーション	検出領域 (η)	トラッキング	トリガー	第二座標測定
BI	-1.0	MDT		
BM	-1.0	MDT	RPC	RPC
BO	-1.0	MDT	RPC	RPC
EI	1.0 - 2.0	MDT		TGC
	2.0 - 2.7	CSC		CSC
EM	1.0 - 2.4	MDT	TGC	TGC
	2.4 - 2.7	MDT		TGC
EO	1.4 - 2.7	MDT		
EE	1.0 – 1.4	MDT		

表 2.3: 各ステーションの構成 (Large sector)[14].

超電導ソレノイド磁石

内部飛跡検出器の外側に,ビーム軸に沿ったソレノイド磁場発生させる超電導ソレノイド磁石 (以下,ソレノイド磁石)は,内部飛跡検出器での荷電粒子の運動量測定に用いられる.このソレノイ ド磁石で発生させることが可能な磁束密度は2T程度である.



図 2.14: 超電導ソレノイド磁石と超電導トロイド磁石の絵 [10]. 中央にソレノイド, その周りに 8 回対称のバレルトロイド, エンドキャップ部両端に 8 回対称のエンドキャップトロイドが配置されている.

バレル部超電導トロイド磁石

バレル部超電導トロイド磁石(以下,バレル部トロイド磁石)とは,ハドロンカロリメータ及び エンドキャップ部トロイド磁石を囲むように配置され,方位角(φ)方向のトロイド磁場をバレル部 ミューオン検出器の領域に発生させる事が可能な磁石である.バレル部トロイド磁石はφ方向に8 回対称になるよう設置され,作られる磁場もφ方向に8回対称である.作られる磁場は約0.5 T で ある.

エンドキャップ部超電導トロイド磁石

最も内側のエンドキャップミューオン検出器の外側に設置される,エンドキャップ部超電導トロ イド磁石(以下,エンドキャップ部トロイド磁石)は,φ方向のトロイド磁場を A-side, C-side 共に作 る.このエンドキャップ部トロイド磁石もバレル部トロイド磁石と同様にφ方向に8回対称に設置 され,φ方向に8回対称の磁場を作る.作られる磁場の大きさは約1.0 T である.

2.2.5 トリガーとデータ収集

LHC では陽子ビームを 40.079 MHz という高頻度衝突, つまり 25 nsec の間隔で陽子ビームがす れ違っている. さらに1バンチ衝突当たり平均数十個の陽子同士が衝突しイベントが発生する.1バ ンチ衝突当たり数 MB のデータ量が保存されるため, 毎秒数 10~数 100 TB の情報量が保存されて いく. これを全て記憶装置に保存することは今の科学技術では困難であるため, どのデータが物理 的に興味があり, それをいかに効率よく選び出すかというトリガーが重要になってくる. したがっ て, ATLAS 実験にかかわらず高エネルギー実験において, トリガーとデータ収集 (Data Acquisition, DAQ) は非常に重要である. ATLAS トリガーでは,約40 MHz の高頻度衝突データを最終的に200 Hz までレートを落とすようにしている. そこで ATLAS では3段階のトリガーを採用し,物理的に重要なイベントを効率よく選別し,記録する事を可能にしている.

3段階のトリガーを順にレベル1トリガー,レベル2トリガー,イベントフィルターと呼ぶ.3段階のトリガーの流れを図2.15に示す.



図 2.15: トリガーの流れの模式図 [15]. 2012 年度の環境 (重心系エネルギー 8 TeV, ルミノシティ $0.7 \times 10^{34} \text{cm}^{-2} \text{s}^{-1}$)の元, バンチ衝突 (20 MHz) → レベル1トリガー (70 kHz) → レベル2トリガー (25 kHz) → イベントフィルター (600 Hz) とレートを落とし, イベントを記録した.

レベル1トリガーでは2.5 µsec という厳しいレイテンシ条件からハードウェア処理により行われ、レベル2トリガー及びイベントフィルターのソフトウェア処理とは異なる.したがってここから、レベル2トリガーとイベントフィルターをまとめて High Level Trigger (HLT) と呼ばれる事もある.

レベル1トリガー

レベル1トリガースキームの模式図を図2.16に示す.レベル1トリガーはミューオンの *p*T 情報 及び電子,光子,ジェット等の情報を用いてかけるトリガーで,レートを75-100 kHz まで落とす. レベル1トリガーは,カロリメータやミューオン検出器 (TGC, RPC)の検出器と,これら検出器の システムと情報を統合してトリガー判定を行う Muon Trigger to CTP Inteface (MuCTPI) や Central Trigger Processor (CTP), トリガーを分配する Timing Trigger and Control distribution system (TTC) とで構成され、ミューオン検出器の情報を用いたレベル1ミューオントリガーと、カロリメータの 情報を用いたレベル1カロリメータ (L1 Calo) が存在する.



図 2.16: レベル1トリガースキームの模式図 [10]. レベル1トリガーはレベル1ミューオントリガーとレベル1カロリメータに分けられる.

ミューオン検出器では、衝突点から飛来したミューオントラックの p_T を測定する. 予め TGC, RPC にそれぞれ 6 段階の p_T の閾値が決められており、その閾値を超える p_T のミューオントラッ クを検出したら、そのトラック情報を MuCTPI に送る. そこで各々の p_T 閾値で検出されたトラッ ク数に基づき、レベル 1 判定が行われる.

カロリメータは、 τ レプトンの崩壊によって発生したハドロン、電子、光子、ジェット等から得られる横方向エネルギー (E_T) と、イベントの横方向消失エネルギー (E_T^{miss}) を測定する. E_T において各々の対象に対し、4-8 段階の E_T 閾値が決められ、 E_T^{miss} に関しては8 段階の閾値が決められている.これらの閾値を超えたイベントのトリガー情報はCTPに送信され、レベル1カロリメータのレベル1 判定は各閾値で検出されたイベント数に基づき行われる.

CTP でレベル1 判定が通ると, Level1 Accept (L1A) 信号が発行される. L1A 信号は TTC を通じ て, 衝突から 2.5 µsec 以内に各検出器に送られる. したがって読み出しデータはレベル1 に与えら れた 2.5 µsec のレイテンシの間は保持する必要があるため, 少なくとも 100 段のパイプラインメモ リ (レベル1 バッファ)を準備することで, 25 nsec × 100 = 2.5 µsec の間全ての情報を保持して, ト リガーの発行を待つ事が可能となっている.

レベル2トリガー(レベル2)

レベル2トリガーではイベントレートを数十kHz程度に落としている.カロリメータ, MDTからの情報と,内部飛跡検出器からの完全な位置情報に基づき,さらにレベル1の情報により選定されたRegion of Interest (ROI)と呼ばれる領域のみの情報を用いてトリガー判定を行う.レベル2では1イベントに対し約十msecのレイテンシ制約が存在する.

イベントフィルター

イベントフィルターによって,最終段階のトリガー判定を行い,イベントレートを数 kHz まで落 とす.イベントフィルターでは複数の PC を用いて並列処理を行っており,1イベントに約1秒のレ イテンシ制約が存在する.

2.2.6 ATLAS 検出器アップグレード計画

LHCのアップグレードに伴って、ATLAS 検出器のアップグレードも必要となってくる. 主な理 由として、放射線損傷による測定器及び加速器の部品の寿命や、LHCのアップグレードに伴った高 ルミノシティに対応する測定器への改善などが挙げられる. 前者に関しては、加速器のパーツや核 実験の検出器の一部、特にシリコントラッカーや Inner Triplet Magnet など、数 100 fb⁻¹ 程度で放射 線損傷による劣化が出てくる為、交換が必要である. 後者に関しては、高ルミノシティによる 1 回 の衝突によって起こるイベント数が増える事で、単位時間当たりに処理する情報量が増え、従来の エレクトロニクスでは処理できなくなる可能性が多いにある. そのためエレクトロニクスやトリ ガースキームを新たに開発及びアップグレードする必要があり、LHCの3回のLSに合わせて部分 的に行う計画となっている. LHCのLS1, LS2, LS3 に合わせて, Phase-0 アップグレード, Phase-1 アップグレード, Phase-2 アップグレードと呼ぶ.

以上のように ATLAS 検出器全体でエレクトロニクスシステムのアップグレードが必要となっている. 本研究では主にミューオントリガーのアップグレードに関する部分に携わった.

第3章 レベル1エンドキャップミューオントリ ガーシステム

レベル1ミューオントリガーはWやZの崩壊により出来る高 pT ミューオンを捉えるためにも 非常に重要であり, Higgs の探索等に大きく貢献している.本章では,このトリガーのエンドキャッ プ部をカバーする TGC の概要, TGC が発行するトリガーの説明,そのトリガー自体の回路,読み出 し回路について詳しく説明する.

3.1 Thin Gap Chamber (TGC)

3.1.1 TGC の動作原理

TGC は Multi Wire Proportational Chamber (MWPC) の一種であり, 直交するアノードワイヤとス トリップにより 2 次元読み出しを可能にしている. アノードワイヤには直径 50 μ m の金メッキタン グステンワイヤーが使用され、3.1 kV の電圧が印加されておりカソードにはストリップ状の銅板 が使用されている. ワイヤーが *R* 方向, ストリップが ϕ 方向の読み出しに使用されている. 時間分 解能に優れ, バンチ間隔 25 nsec に対し TGC の時間分解能は 4 nsec である. 図 3.1 に TGC の断面 図, 及び TGC の基本的なパラメータをまとめる.



1.6 mm G-10

図 3.1: TGC の内部構造 [10]. ワイヤとストリップは直交の関係にあり, それぞれ R, φ を読み出す 事が可能.

電荷粒子がガス中を通ると,ガス分子が電離されて電子と陽イオンが生じ,その発生した電子は ガス中の電場にしたがってワイヤー側に移動する.そしてワイヤー近傍まで電子が近づくと,ワイ ヤー近傍の強電場のため,電子の運動エネルギーが十分に大きくなり,急激に加速され電子雪崩が 発生する.この発生した電子群がアノードワイヤによって読み出され,誘起された電荷がカソード ストリップによって読み出される.

3.1.2 TGC の分類

TGC チェンバーは図 3.2 に示すように、2 層の Doublet と 3 層の Triplet のガスギャップを組み合わせた構造となっている.



図 3.2: 左: Triplet 構造の模式図. 右: Doublet 構造の模式図 [10]. Triplet 構造は 3 組, Doublet 構造 は 2 組のワイヤー, ストリップから構成され, 各層の間にはハニカム構造のスペーサーが挿入され ている.

3.1.3 TGC の配置

図 3.3 には TGC の配置図を示す. 図 3.3 から分かるように、TGC BW と呼ばれる検出器は 3 つの ステーションから構成され、EI/FI は 1 つのステーションからなる. 更に BW に関して、最も内側の $z \approx 13$ m に配置されいているステーションを M1, $z \approx 14$ m に配置されているステーションを M2, $z \approx 14.5$ m に配置されているステーションを M3 と呼ぶ. M1 と M2 の間に 1 m 程間隔があるが、こ こには MDT が存在する. M1 は Triplet 構造, M2, M3 は Doublet 構造であるが、M1 の 2 層目のチェ ンバーにはストリップがない事が特徴として挙げられる. つまり、衝突点から見るとワイヤ層が 7 層、ストリップ層が 6 層あることになる. また EI/FI は Doublet 構造である.

TGC では 1.05 < $|\eta|$ < 1.92 の領域をエンドキャップと呼び, $|\eta|$ > 1.92 の領域をフォワード という. トリガーや DAQ はこの 2 つの領域毎に処理を行っている. またフォワード領域のうち, 2.40 < $|\eta|$ < 2.70 の領域に関しては, M1 しかカバーしてしていないため, トリガー情報は生成せず, 位置測定のみ行われる.



図 3.3: TGC の配置図 [16]. BW は M1, M2, M3 からなるステーションで構成され, EI/FI は 1 つ のステーションで構成される. また BW のうち, 1.05 < |η| < 1.92 の領域をエンドキャップと呼び, |η| > 1.92 の領域をフォワードという.

3.1.4 TGC セクター

TGC の単位として, セクター, トリガーセクター, SSC, ROI がよく使用される. 以下その単位に ついて簡単に定義を行い, 本論文では以下の定義の元, 各々の単位を使用する. そして図 3.4 に TGC のトリガー単位模式図をまとめる.

セクター

セクターとは、TGCの円盤を ϕ 方向に 12 分割したものである. つまり TGC の 1 つの円盤は 12 個のセクターから構成される.



図 3.4: TGC のトリガー単位模式図 [10]. A-side, C-side でそれぞれ 72 トリガーセクターに分かれ ている. 更にエンドキャップトリガーセクターは 148 ROI, フォワードトリガーセクタは 64 ROI に 分けられ, 8 つの ROI をまとめて SSC と呼ぶ.

トリガーセクター

トリガーセクターとは、トリガー処理が行われる単位であるが、エンドキャップ領域(1.05 < $|\eta|$ < 1.9) とフォワード領域(1.9 < $|\eta|$ < 2.4) によって分け方が異なる. エンドキャップ領域では、1 セクターを ϕ 方向に4分割したものを1つのトリガーセクターと呼び、フォワード領域では1セクターを ϕ 方向に2分割したものを1つのトリガーセクターとしている.

つまりエンドキャップ領域では、円盤を ϕ 方向に 48 分割したものを 1 つのトリガーセクターと呼び、フォワード領域では円盤を ϕ 方向に 24 分割したものを 1 つのトリガーセクターとしている.

ROI, SSC

各トリガーセクターは更に ROI (Region of Interest) という単位に分割される. ROI はトリガーに おける最小単位で,これもエンドキャップ領域とフォワード領域で分け方が異なる. エンドキャップ 領域では1つのトリガーセクターを η 方向に37分割, ϕ 方向に4分割したものを,フォワード領 域では1つのトリガーセクターを η 方向に16分割, ϕ 方向に4分割したものを ROI と呼ぶ.1 つの ROI は $\Delta\eta \times \Delta\phi = 0.03 \times 0.03$ に相当する. つまり,1つのエンドキャップトリガーセクターは37(η)×4(ϕ) = 148 ROI,1つのフォワードト リガーセクターは16(η)×4(ϕ) = 64 ROI に分けられる.

また, η 方向に2つ, ϕ 方向に4つのROIをまとめてSSC (Sub Sector Cluster)と呼ぶ.1つのSSC には4×2=8 個のROI が含まれる.

3.2 TGCにおけるトリガースキーム

本節ではTGC がレベル1ミューオントリガーをどのように発行するのかについて述べる.

3.2.1 *p*_T 算出の概要

TGC において $p_{\rm T}$ 算出の流れは以下のようになっている.

- 1. 陽子-陽子の衝突により WやZの崩壊が発生し、ミューオンが生成される
- 2. ミューオンはエンドキャップトロイド磁場によって曲げられ BW に到着する
- 3. 磁場を通過した後, BW の M1, M2, M3 の順にヒットし, そのヒットした点でフロントエンドエレクトロニクスにより 2 次元情報 (*R*, *φ*)が生成される. なお, 現行の TGC トリガーではM1, M2, M3 のヒット情報のみ使用していて, EI/FI は使用されていない
- 4. 無限運動量を持った時の飛跡, つまり M3 のヒット点と衝突点を結ぶ直線と, 磁場で曲がった 実際の飛跡とのずれ ($\Delta R, \Delta \phi$)を測定する. これらのデータは SL というモジュールに送信さ れる
- 5. 最後に ($\Delta R, \Delta \phi$) の組と $p_{\rm T}$ の対応表であるコインシデンスウィンドウ (CW) と照らし合わす ことによって $p_{\rm T}$ を推定する事が可能となる

図 3.5 に概略図を載せる. p_T が高いほど磁場で曲がりにくく ΔR , $\Delta \phi$ も小さくなる. 理想的には 磁場は ϕ 方向なので $\Delta \phi = 0$ のはずであるが, 磁場の非一様性から ϕ 方向にもずれる.

3.2.2 段階的なコインシデンス

TGCのトリガーでは Low-Pt コインシデンス, High-Pt コインシデンスの2段階のコインシデン スの処理を用いる事でバッググラウンドを抑えている. それらのコインシデンスは段階的に行って おり, *p*_T計算に必要な量を揃えていく. 図 3.6 に段階的なコインシデンスの様子を示す.

Low-Pt コインシデンス

Low-Pt コインシデンスでは、M2、M3 でのワイヤーチェンバーとストリップチェンバー、それぞ れ4層を用いてコインシデンス処理を行っている.4層のチェンバーのうち3層以上のチェンバー にヒットがあるかどうかでコインシデンス判定を行い、これを3 out of 4 コインシデンスと呼ぶ.ま た、M1 のワイヤチェンバー3層を用いてコインシデンス処理を行い、これは3層のチェンバーの うち2層以上のチェンバーにヒットがあるかどうかでコインシデンス判定を行っているため、2 out



図 3.5: TGC-BW による無限運動量を持った時の飛跡と磁場で曲がった実際の飛跡とのずれの測定の様子 [17].

of 3 コインシデンスと呼んでいる. さらには, M1 のストリップチェンバー2 層を用いてコインシデ ンス処理を行い, これは2 層のチェンバーのうち, 1 層以上のチェンバーにヒットがあるかどうか でコインシデンス判定を行っており, これを1 out of 2 コインシデンスと呼んでいる.

High-Pt コインシデンス

High-Pt コインシデンスでは、2 つの Low-Pt コインシデンス判定を結果を利用したコインシデン ス判定である. ワイヤー信号に関しては、M2、M3 を用いた 3 out of 4 コインシデンス、及び M1 を 用いた 2 out of 3 コインシデンスの両方にコインシデンスがあるかどうかで判定を行う. ストリッ プ信号に関しては M2、M3 を用いた 3 out of 4 コインシデンス、及び M1 を用いた 1 out of 2 コイン シデンスの両方にコインシデンスがあったかどうかで判定を行う.

ワイヤーとストリップにおけるコインシデンスは独立に判定が行われ,最終的にワイヤー信号, ストリップ信号は統合され *p*_T の算出に用いられる.

3.3 TGCのトリガーエレクトロニクス

本節では TGC のヒット情報を処理するエレクトロニクスについて述べる.まず, TGC のデータ 処理には大きく分けて,トリガー系とリードアウト系に分けられる.前者はレベル1ミューオント リガー判定のための情報処理を行い,後者は TGC 各層のミューオンヒット情報の読み出しを行う. TGC エレクトロニクスの全体像を図 3.7 に示す.以下,各データ処理系について説明する.



図 3.6: *p*_T 決定の仕組み [17]. 段階的なコインシデンスを処理する事で, *p*_T 計算に必要な量を揃えていく.

3.3.1 トリガー系 TGC データ処理

トリガー系データ処理は、TGCの各層のヒット情報を処理してコインシデンス判定を行う.図 3.7 において赤線がトリガー系信号処理を表している.図 3.7 にもあるように、トリガー系で使用される エレクトロニクスとして、ASD (Amplifier Shaper Discriminator)、PP ASIC (Patch Panel ASIC)、SLB ASIC (Slave Board ASIC)、HPT (High-Pt)、SL (Sector Logic) がある.この中で PP ASIC¹と SLB ASIC は PS ボードという共通のボードに搭載されている.

トリガー系での信号の処理フローは以下の通りである.

- 1. TGC チェンバーのアナログ信号が ASD ボードに送信される
- 2. ASD ボードは受信した信号を増幅, 整形, デジタル化した後, LVDS 信号²として PP ASIC に 送信する
- 3. PP ASIC は受け取った全てのチャンネルからの信号タイミングを LHC クロックに同期させ, SLB ASIC に送信する
- 4. SLB ASIC は Low-Pt コインシデンス処理を行い, その結果を HPT に送信する
- 5. HPT は SLB ASIC の信号から High-Pt コインシデンス処理を行い, その結果を SL に送信する

¹ASIC: Application Specific Integrated Circuit は電子部品の種別の1つで、特定の用途向けに複数機能の回路を1つ にまとめた集積回路の総称の事

²LVDS: Low Voltage Differential Signaling は短距離用のデジタル有線伝送技術で、小振幅・低消費電力で比較的高速の作動インターフェースの事



図 3.7: TGC エレクトロニクスの全体像 [10]. 赤線はトリガー系の信号処理を, 青色はリードアウト 系の信号処理を示している. PP ASIC と SLB ASIC の処理は PS-Board にまとめられている.

6. SL はワイヤーとストリップのコインシデンス情報を更にコインシデンス処理をする事で, *p*T 判定, ROI の決定を行う. その情報を MuCTPI (Muon-to-CTP Interface) に送信する事で, 最終的なレベル1ミューオントリガー判定が行われる

3.3.2 リードアウト系 TGC データ処理

リードアウト系データ処理は、TGC の各層のヒット情報と TGC コインシデンス情報を読み出 す.図 3.7 において青線がリードアウト系信号処理を表している.図 3.7 にもあるように、リードア ウト系で使用されるエレクトロニクスとして ASD, PP ASIC, SLB ASIC, SSW (Star SWitch), ROD (ReadOut Driver) がある.

リードアウト系での信号の処理フローは以下の通りである.

- 1. TGC チェンバーのアナログ信号が ASD ボードに送信される
- 2. ASD ボードは, 受信した信号を増幅, 整形, デジタル化した後, LVDS 信号として PP ASIC に 送信する

- 3. PP ASIC は受け取った全てのチャンネルからの信号タイミングを LHC クロックに同期させ, SLB ASIC に送信する
- SLB ASIC は受信したデータをレベル1バッファに蓄える.この蓄えられたデータのうち、L1A 信号 (Level 1 Accept 信号: 各検出器に配られるレベル1トリガー信号) を受け取ったデータ に関しては、デランダマイザと呼ばれるバッファを通して、SSW に送信する
- 5. SSW は 8 つの SLB ASIC からデータを受信し, そのデータを圧縮 (ゼロサプレス) を行い, ROD に送信する
- 6. ROD は 10 つの SSW から情報を受信し、データを変換して ROB (ReadOut Buffer) に送信する

さらにリードアウト系では SL 上でのコインシデンス処理情報の読み出しも行う. SL は HPT から受信したコインシデンス情報と SL 上で行ったコインシデンス情報の結果を SL ボード内の SLB ASIC に送る. この SLB ASIC 後のデータフローは, TGC 各層のヒット情報読み出しと同様に行われる.

以下,各エレクトロニクスの説明を行う.まず最初に,TGC に直接接続された ASD から, PS ボードでまとめられている PP ASIC, SLB ASIC の順番で説明を行う.

3.3.3 ASD ボード

ASD (Amplifier Shaper Discriminator) ASIC は, TGC チェンバーのアナログ信号を増幅, 整形したのち, ある閾値電圧を超えていたら LVDS レベルでデジタルパスルを出力する ASIC である. 増幅は2段階で行われ, 1段階目には0.8 V/pC のプリアンプ, 2段目には増幅率が7のオペアンプが用いられる. ASD ボードはTGC の側面に取り付けられ, 1枚の ASD ボードに4つの ASD ASIC が設置され 16 チャンネルを処理している.

図 3.8 に ASD ボードの写真を示す.



図 3.8: ASD ボードの写真 [17]. 1 枚の ASD ボードに 4 つの ASD ASIC が搭載されている. アナロ グ信号を増幅, 整形し LVDS レベルでデジタルパルスを出力する.

3.3.4 PP ASIC

PP (Patch Panel) ASIC は ASD ボードから受信した LVDS 信号を処理する.1 枚の PP ASIC で 32 チャンネル, つまり 2 つの ASIC ボードからの処理が出来る. PP ASIC の主な役割としてタイミン グ調整とバンチ識別がある.

TGC では、粒子が検出器まで到着するのに費やす時間である TOF (Time Of Flight) の差や、ケーブル長の差により各チャンネルの信号到着時間にずれがある. PP ASIC 以降の回路ではコインシデンス処理を行うため、PP ASIC でタイミング調整を行う必要がある.

PP ASIC のもう一つ重要な役割として,バンチ識別が挙げられる.具体的には TTC から配られる LHC クロックと同期する事である.このバンチ識別により,同じバンチクロッシングのデータは同 じクロックのエッジに揃う事になる.

3.3.5 SLB ASIC

SLB ASIC は多機能 ASIC で、大きくトリガー部とリードアウト部に分けられる. 図 3.9 に SLB ASIC 内の信号処理のブロック図を示す.



図 3.9: SLB ASIC 内信号処理のブロック図. PP ASIC から受信した信号は ASIC 内でトリガー系と リードアウト系に分けられ, それぞれで処理される.

トリガー系データ処理

トリガー系の処理では、SLB ASIC は信号のコインシデンス処理を行う. Doublet ではストリッ プ, ワイヤーともに、M2, M3 の信号を用いて 3 out of 4 coincidence を行う. Triplet ではワイヤーと ストリップで層の数が前者は 3 層, 後者は 2 層と異なるため, ワイヤーでは 2 out of 3 coincidence, ストリップでは 1 out of 2 coincidence を行う. これら 4 種類のコインシデンスに伴い, 1 つの ASIC は 4 種類のマトリックスを実装しており, レジスタで切り替える事が可能となっている. これらの トリガーデータはシリアル化され, Cat6 ケーブルにて HPT に送信される.

リードアウト系データ処理

リードアウト系の処理では、SLB ASIC の役割は L1A を受けたデータを読み出す事である. SLB ASIC にはレベル1バッファとデランダマイザで構成され、PP ASIC から受けたデータをそのレベル1バッファに蓄える. このレベル1バッファとは 212 bit × 128 段シフトレジスタで、最大 3.2 µsec の間、データを保持できる. レベル1バッファの 212 bit の幅は、入力データ 160 bit、トリガーデータの 40 bit、バンチカウンタの値 (BCID: Bunch Counting ID) の 12 bit からなる. L1A が TTC から 供給されると、前後1バンチを含めた計3バンチをレベル1バッファから取り出され、デランダマ イザにコピーされる. その際 4 bit のイベントカウンタの値 (L1ID: Level 1 ID) が付加されデータ長は 216 bit となる. デランダマイザでタイミングを調整した後、3 バンチ分のデータは各々シリアル 変換され、4 bit の LVDS の信号として SSW に送信される. イベントカウンタとバンチカウンタは TTC の ECR³, BCR⁴にしたがって SLB 内でカウントしており、データの目印になる.

3.3.6 HPT

HPT ボードは Doublet, Triplet のコインシデンスをとるためのモジュールである. HPT ASIC は 1 枚のボードで外付けのスイッチを入れ替える事でワイヤとストリップ, 両方で使用出来るよう設計されている. HPT ボードの写真を図 3.11 に示す. HPT はまず SLB ASIC から送信されてきた情報から Doublet と Triplet の情報のコインシデンスを行う. ワイヤの HPT からは $\Delta R \ge R \ge r$, ストリップの HPT からは $\Delta \phi \ge \phi \ge c$ それぞれ独立に処理され, シリアライズされる. 出力するデータは 16 bit もしくは 17 bit データの G-link 信号で, SL に送信される. HPT ボードは 9U という VME モジュールであり, SSW と共有の VME クレートに収納されている.

3.3.7 ミューオントリガー装置 (Sector Logic)

本研究に最も関わりのあるモジュール, SL は HPT ボードから受信した信号からワイヤヒット情報とストリップヒット情報を統合させ,そこから SL の FPGA によってミューオンの p_T を算出し, トリガーの発行を実行する.この FPGA では CW を用いて SSC ごとに 6 段階の p_T 判定を行う.こ のために予め 6 段階の p_T の閾値を設定して,各 ROI に対して CW を作成し FPGA 内の Look Up Table (LUT) に記録しておき,入力された ($\Delta R, \Delta \phi$)を LUT に通すことで p_T を算出する事が出来 る. FPGA の使用することで LUT の書き換えが可能となっているため,閾値の変更は LUT を書き 換えることで簡単に行う事が出来る.トリガーが発行されると, SL は ROI, p_T , BCID などの情報

³Event Count Reset: イベントカウントリセット

⁴Bunch Count Reset: バンチカウントリセット



図 3.10: HpT の写真 [17]. HPT ボードは Doublet, Triplet のコインシデンスをとるためのモジュー ルである.

を 32 bit のパラレルデータとして MuCTPI に送信される.SL への入力は PS ボード中の SLB ASIC で BCID が付加されたデータではないので, SL 中のバンチカウンタの値を付加している.また, SL ボード上の SLB ASIC に渡される, トリガー情報と HPT ボードからの入力情報は, SSW を通じて 読み出される. SL の詳しい説明は第4章に改めて解説を行う.



図 3.11: SL の写真 [19]. SL は HPT ボードから受信した信号からワイヤヒット情報とストリップ ヒット情報を統合させ、そこから SL の FPGA によってミューオンの *p*T を算出し、トリガーの発行 を実行する役割をもつ.

3.3.8 SSW

SSW (Star SWitch) はスター型のトポロジーで SLB ASIC のリードアウトから送信されるデータ を収集し, 圧縮する役割がある. SSW のデータ圧縮によって送信されるデータ量を削減する事がで き, データ読み出しを効率よく行う事が出来る. 図 3.12 に SSW の写真を示す. 全ての SSW ボード の構成は同一で, 放射線耐性をもつ anti-fuse FPGA をデータ受信用 (RX FPGA) に 6 つ, 送信用 (TX FPGA) に 1 つ, モジュールコントロール用に 1 つ (Control FPGA) 載せてある. 1 つの受信 FPGA につき, 最大 4 つの SLB ASIC からのデータを受信可能となっている. 具体的な動作は次の通りである.

- 1. SLB からの LVDS レベルのシリアライズされたデータを受信し, それをパラレルのデータに 変換する
- 2. パラレル化したデータをレシーバーである SSWrx で受信し, データの圧縮を行う
- 3. 圧縮されたデータはトランスミッターである SSWtx で受信し, フォーマット整形を行う
- 4. フォーマットしたデータは G-Link 信号 [20] に変換し, 約 100 m 離れたカウンティングルーム (USA15) にある ROD に送信する



図 3.12: SSW の写真 [17]. SSW は SLB ASIC のリードアウトから送信されるデータを収集し, 圧 縮する役割をもつハードウェアモジュールである.

データの圧縮には 5.4.3 節で深く解説するゼロサプレスという圧縮方法を用いている. これは全 データを 8 bit の cell に分けて, 各 cell が全て 0 であるときは, その cell を完全に落とし, 8 bit 中 1 bit でも 1 があれば, その cell に何番目の cell であるかというアドレスを付加して送信する方法で ある. TGC のデータは 0 が連続して送信される事が多く, このゼロサプレスが非常に有効な圧縮方 法となっている. しかし逆に 1 が多いデータだと, ゼロサプレスという圧縮方法を使用することで かえってデータサイズが増加してしまう場合がある事に注意する.

3.3.9 ROD

ROD (Read Out Driver) は TGC エレクトロニクスの中で TGC の読み出しデータが最終的に集ま るモジュールであり,後段の ROB のためのフォーマットに整形する役割を持つ.イベントの同定や ヘッダー,フッターをつけるために TTC からのトリガー情報が必要なため, ROD には TTCrx が載 せられたメザニンカードが載せられ,これにより TTC からの信号を入手する事が出来る. SSW か ら1セクター分のシリアライズ化された圧縮データを光ファイバー経由で受け取り,光信号を電気 信号に変換した後,パラレルデータに戻し,決められたフォーマットに変換する.この変換の後に S-Link[21] という光の規格で ROS (Read Out System) に送信される.また,何かエラーが起こった時 のために, busy 信号を CTP に送信するようになっている.図 3.13 に ROD の写真を示す.


図 3.13: ROD の写真 [11]. ROD は TGC の読み出しデータが最終的に集まるハードウェアモジュー ルで後段の ROB のためのフォーマットに整形する役割をもつ.

3.3.10 TTC

TTC (Timing, Trigger and Control distribution) システムは, フロントエンドの各エレクトロニ クスの同期を取るために, LHC クロックや L1A などの信号を分配するシステムで, Local Trigger Processor (LTP), TTCvi, TTCvx, ROD busy から構成される. 図 3.14 に TTC システムを示す.



図 3.14: TTC システムを構成するモジュール [17]. LTP, TTCvi, TTCvx, ROD busy から構成される.

LTP は TTC システムの外部からの TTC で扱う全ての信号を受信し, ローカルにおけるマスター の役割を果たしている. CTP から信号を受信し, クロックを TTCvx に, その他の信号を TTCvi に渡 す. この時, 例えばトリガーに関して L1A をそのまま渡すか, ローカルに生成した擬似 L1A 信号を 渡すかを選択する事ができる.

TTCvi は受信した L1A 信号などを TTCvx に送信し, TTCvx は受信したデータを加工した後, オ プティカルリンクによってフロントエンドに設置される TTCrx に分配する. TTCvi から TTCvx に 渡す信号は, A-Channel, B-Channel という 2 種類の信号に分配される. 前者で扱うデータは L1A 信号のみであるが, 後者で扱うデータはその他のデータとなっている.

また, ROD busy モジュールでは, TTC システム内に属する ROD からの busy を集めた結果を LTP に渡す役割を持つ. LTP が受け取った busy は CTP に渡される.

3.4 レベル1ミューオントリガーのアップグレード

LHC は HL-LHC を目指し段階的にアップグレードをしている. それに伴い ATLAS エンドキャッ プミューオントリガーのアップグレードも求められる. 本節では物理ランが終了した 2012 年の段 階での, TGC トリガーの状況をその問題点を述べ, さらにはそれに対する対策を述べる.

3.4.1 トリガーレート

現状の TGC トリガーでは、低運動量の陽子によるバッググラウンドが原因で、実際のミューオンが飛来してくるレートに対しトリガーレートが高くなっている状況である. 図 3.15 に、2012 年のランでのミューオンが飛来したイベント数とトリガー発行数との比較を示す. 図 3.15 には 3 つの η 分布が示されている. 1 つ目は L1_MU11 であり、これは 10 GeV の p_T 閾値でトリガーされたミューオントリガーの数を示している. 2 つ目は RoI matched to reconstructed muon で、L1_MU11のうち、衝突点由来 ($\Delta R < 0.2$)のミューオンがオフライン解析で再構成されたものの数を示している. 3 つ目は RoI matched to $p_T > 10$ GeV で、2 つ目のうち、オフラインで再構成されたミューオンの p_T が 10 GeV より大きいものの数を示している.

図 3.15 を見ると 1.0 < |η| < 2.4 での領域では再構成されたミューオンの数に比べて発行された トリガーの数が非常に多く, 再構成されたミューオンの数の数倍のトリガーが発行されている事が 分かる. この TGC トリガーレートとミューオンの飛跡レートの差はバッググラウンド, つまりフェ イクミューオンをミューオンであると判断するトリガーシステムが原因である. 1.0 < |η| < 2.4 で の領域はエンドキャップ部であり, これからエンドキャップ部のトリガー方法を改善する必要があ る事が分かる.



図 3.15: 2012年のランにおけるレベル1ミューオントリガー数とオフラインで再構成されたミュー オン数のη分布 [22]. 実際のミューオンの飛来数に対してトリガー数が多くなっている.

3.4.2 フェイクミューオンの原因

TGC のトリガーレートとミューオンの飛来レートの差の原因として,主に衝突点由来以外から飛来してくる荷電粒子が考えられている.荷電粒子が磁場で軌跡を曲げられ,TGC の BW3 層にヒットする.このヒットが高 *p*T のミューオンによるヒットのような信号を残すと,そのヒットが衝突点由来のミューオンと判断される事で,トリガーされバッググラウンドとなる.このような荷電粒子

には高エネルギー中性子がビームパイプを叩いて生成される陽子や,ビームハローなどが考えられる.このバッググラウンドの模式図を図 3.16 に示す.



図 3.16: バッググラウンドの模式図 [18]. 衝突点以外から飛来する荷電粒子 (赤線) が TGC3 層に ヒットし, バッググラウンドとなる.

エンドキャップトロイド磁石により約1Tの磁場が¢方向にかかり,図3.16では衝突点由来では ない正電荷の粒子が曲げられ,TGC3層にヒットしている.図3.15に示されるように,バッググラ ウンドのトリガーレートがA-side 側に多いことから,正電荷の粒子である陽子がこのバッググラ ウンドを作っていると考えられる[23].

3.4.3 LHC アップグレード後のトリガー

LHC アップグレード後は、重心系エネルギーが 13 TeV に、ルミノシティが 1×10³⁴ cm⁻²s⁻¹ に なり、その後、後者は最大 2×10³⁴ cm⁻²s⁻¹ まで引き上げられる. この状況だと、現在のトリガーの ロジックをそのまま使用した場合、表 3.1 にまとめたようにミューオンの 20 GeV の p_{T} 閾値での レベル 1 トリガーレートは RUN2 だと 34 kHz, RUN3 だと 60 kHz まで上昇する事が予想されている. レベル 1 トリガーのトリガーレートはレベル 2 トリガー以降のために約 15 kHz に制限されて いるが、アップグレード後の TGC のトリガーはこの制限を超えてしまう事が予想されているので、 トリガーレートを抑える必要がある. そこで、この制限を超えないようするために、現在のトリガー ロジックを変更しないまま、 p_{T} 閾値を上げる方法が挙げられる. しかし p_{T} 閾値を上げても、トリガーレートはあまり下がらず、高すぎる p_{T} は物理的にも意味がない為、物理解析側の要求として は p_{T} 閾値は 20 GeV を維持したいと考えられている. 表 3.1 に p_{T} 閾値を 20 GeV に設定した時の RUN1、2、3 での環境におけるミューオントリガーレートを示す.

上記の理由により, 我々は LHC アップグレード後も, ミューオンの *p*_T 閾値を 20 GeV を維持し つつ, 現在のトリガーイベントに含まれるバッググラウンドを取り除いてトリガーレートを下げ る, つまり現在のトリガーのロジックを改良すると言う事が必要となる.

表 3.1: RUN1 の条件の元での RUN1, RUN2, RUN3 のミューオントリガーレートの対応表.

	Run-1	Run-2	Run-3
<i>p</i> T 閾値 [GeV]	15 (20)	20	20
トリガーレート [kHz]	9 (6)	34	60

RUN2 に向けたフェイクミューオンへの対策 (phase-0 アップグレード)

RUN2では, RUN1でのトリガーシステムで使用されなかったインナーステーションTGC (EI/FI) の情報を用いる.この情報を用いて EI/FI へのヒットを要求する事で,図 3.17の(A)のような衝突 点由来ではない荷電粒子によるトリガーを削減する事が出来る.

RUN3 に向けたフェイクミューオンへの対策 (phase-1 アップグレード)

phase-1 では NSW (New Small Wheel) が導入される. NSW とのコインシデンスを取ることで, ビームパイプから発生するフェイクミューオンを完全に取り除く事が可能である. さらに, ミュー オンの角度と, 衝突点と NSW のヒット点を結ぶ直線の角度の差 dθ を測定し, それを用いる事で, 衝突点由来ではないミューオンなどを取り除く事が可能である. これを dθ カットと呼ぶ. さらに dθ を用いるだけでなく, NSW のセグメント (精密位置検出器におけるトラック) と TGC-BW の ROI における (η , ϕ) の差の $\Delta\eta = \eta_{ROI} - \eta_{Seg}$, $\Delta\phi = \phi_{ROI} - \phi_{Seg}$ を用いて, ある | $\Delta\eta$ |, | $\Delta\phi$ | の閾値を要求す る事で, フェイクを落とすよう考えられている. これを $\Delta\eta/\phi$ カットと呼ぶ.

図 3.17 に $d\theta$, $\Delta\eta/\phi$ カットを行っている模式図を示す.





図 3.17: $d\theta$, $\Delta\eta/\phi$ カット模式図 [24]. $d\theta$, $\Delta\eta/\phi$ カットをかけることで図中の (a) や (b) などの衝突点 由来ではない信号を除去できる.

図 3.18 に L1_MU20 の $d\theta$, $\Delta \eta/\phi$ カットを用いた ROI の数と η の関係性のグラフを, 図 3.19 に L1_MU20 の $d\theta$, $\Delta \eta/\phi$ カットを用いた ROI の数と p_T との関係性のグラフを示す. 黒色の線は L1_MU20 の全ての η 分布を, 赤色のヒストグラムはインナーステーションにある MDT の hit の集 まりから考える事の出来るトラックの有無によるカットをかけた時の η 分布を, 青色のヒストグラムは赤色のヒストグラムに対して $d\theta$ カットを加えた時の η 分布を, 緑色のヒストグラムは青色の ヒストグラムに対し $\Delta \eta/\phi$ カットを加えた時の η 分布を示している. ここで図 3.19 を見ると 3 GeV と 12 GeV にピークを持つ 2 つの山の組み合わせのように見える. 前者の山はフェイク信号で後者 はミューオンの山である [23]. さらに各々のカットに対応するリダクションファクターと検出効率 の表を表 3.2 に示す.



図 3.18: L1_MU20 の $d\theta$, $\Delta\eta/\phi$ カットを用いたときの RoI の数と η [23].



図 3.19: L1_MU20 の $d\theta$, $\Delta\eta/\phi$ カットを用いたときの RoI の数と $p_{\rm T}$ [23].

$1 \times 5.2.1 \times 5.2$	くにおりる古人	シドモのシグシンヨ	✓ C (吸田)効率()	/ 川心衣 [25].
	全L1_MU	J20における	$p_{\rm T} > 20$	0 GeV での
	リダクションファクター		ミューオン検出効率	
Cut / region	$ \eta > 1.3$	L1_MU20 の全て	$ \eta > 1.3$	L1_MU20 の全て
Seq. requirement	0.907 ± 0.004	0.925 ± 0.004	0.993 ± 0.030	0.997 ± 0.020
+ dθ カット	0.660 ± 0.004	0.724 ± 0.003	0.979 ± 0.030	0.991 ± 0.020
+ Δη/φ カット	0.226 ± 0.002	0.327 ± 0.002	0.926 ± 0.029	0.967 ± 0.020

表 3.2: NSW における各カットでのリダクションと検出効率の対応表 [23]

図 3.18 をみると, $d\theta$, $\Delta\eta/\phi$ カットをすることで L1_MU20 の RoI の数を 37%に削減する事ができ, それに伴い表 3.2 からカットにおける L1_MU20 でのリダクションも 23% となる事が分かっている. したがって図 3.19 の結果も考慮すると, 十分な検出効率を持ったまま大きくリダクションを減らせる事から, $d\theta$, $\Delta\eta/\phi$ カットは有効である事が分かる.

3.4.4 phase-1 アップグレードに伴う SL のアップグレード

RUN3 に向けた phase-1 アップグレードでは新検出器 NSW を挿入する. NSW を挿入すること で, 先に述べた $d\theta$, $\Delta \eta/\phi$ カットを行う事ができ, RUN2 に比べてオフライン $p_{T} = 25$ GeV を維持し たまま 6 割もトリガーレートを削減する事が可能となっている. このカットを行って残ったトラックを BW でのトラック候補とでコインシデンス判定を行うわけであるが, タイミングとしては SL の $R - \phi$ コインシデンスの後に行えば良い. したがって, 新 SL ではこのコインシデンス判定を行う にあたって, HPT ボードから入力に追加して NSW からの入力を追加する必要が発生する. この変更はファームウェアレベルではアップグレードできず, ハードウェアレベルでアップグレードしな ければならない. また, 逆に言えば phase-1 アップグレードでは, HPT より前はアップグレードする 予定はない.

SLのアップグレード点として,入力の変更に加えてもう一つ大幅にアップグレードする計画がある.それはSL内部のリードアウト部分である.現行のSLではリードアウト部分はPSボードのSLB ASICを流用していることは先に述べた.この流用の結果,SLB ASIC の読み出しのためにSSW というSLB ASIC 専用の読み出しハードウェアを使用し,ROD へ送信している状況が発生している. したがって我々はこのSLB ASIC を使用する事なく,専用の新しい読み出しラインを確立し,SSW というハードウェアを使用する事なく読み出す事を考えている.

次の章では現行 SL と新 SL について詳しくまとめる.

第4章 ミューオントリガー装置

本章では TGC で使用されている SL について述べる. まず SL の概要を述べた後, SL が受ける入 力信号, さらに phase-1 アップグレードに向けた SL の問題点, 変更点を詳しくまとめる.

4.1 SL 概要

SLはTGCトリガー系回路の最終段を担当するモジュールである.SLの主な役割は大きく分けて以下の2つある.

- TGC のワイヤーヒット情報とストリップヒット情報から得られた $\Delta R, \Delta \phi$ を用いてミューオ ントラックの $p_{\rm T}$ を算出し, さらに各トラックの ROI を決定する役割
- SL が受け取ったデータを, L1A を受けとった瞬間の前後のバンチを含む 3 バンチ分のみ選 別し, L1ID や BCID などの ID を付加して SSW に送信する役割

ここで図 4.1 に、SL のブロック図を示す.



図 4.1: SL のブロック図 [17]. 現行の SL ではコインシデンス部分は FPGA に, 読み出し部分は SLB ASIC に実装されている.

図 4.1 を見てみると分かるように、SL が受け取るワイヤーヒット情報とストリップヒット情報 は図 4.1 の右上のレベル1バッファーに送られ、さらに図 4.1 での真ん中左のブロックの*R*-φコイ ンシデンス部分に送られている.前者は読み出し系で後者はトリガー系のデータの流れである.前 者のレベル1バッファーやその後のデランダマイザは、PS ボードにまとめられた SLB ASIC (3.3.5 節)をそのまま流用し、通常の TGC ヒットデータと同様の処理を行っている.後者の*R*-φコイン シデンス部分以降は SL に乗せている FPGA で処理を行っている.

4.2 SL ボード

SL ボードにはエンドキャップ用とフォワード用の2種類が存在し、どちらのSLも1枚のSLで2トリガーセクターを担当している.SL ボードは現在,カウンティングルーム(USA15)という検出器から100m程離れたところに設置してある.ATLASでは合計72枚のSLが使用され,合計144トリガーセクターを処理している.

SL ボードには VME access CPLD, G-link Monitor FPGA, SL FPGA, SLB ASIC などが搭載して いる. 以下, これらのチップの機能について説明を行う.

4.2.1 VME access CPLD

VME Access CPLD とは、VME 経由での SL ボード上の SLB ASIC のコントロールや、各々の FPGA の設定を行う役割がある. CPLD には Xilinx 社の XC2C256-6PQ208 を採用している.

4.2.2 G-link Monitor FPGA

G-link とは SL と HPT 間のデータ通信プロトコルの事であるが, G-link Monitor FPGA はその G-link 信号の監視制御を行っている.G-link Monitor FPGA には Xilinx 社の Spartan-II シリーズを採 用し, エンドキャップには X2CS150E-FG456 を, フォワードには XC2S50E-PQ208 を使用している.

4.2.3 SL FPGA

SL FPGA とはトリガーのロジックが実装されている FPGA である.1 つの FPGA は1 つのトリ ガーセクターをカバーする.つまり2 つの SL FPGA を載せている事で,2 つのトリガーセクターを 処理する事が可能となっている.SL FPGA には Xilinx 社の Virtex2 シリーズを採用しており,エン ドキャップには XC2V3000-BG728 を,フォワードには XCV1000-BG575 を採用した.各々の FPGA の資源及び使用率を表 4.1,表 4.2 にまとめる.

4.2.4 SLB ASIC

SL に載せてある SLB ASIC は, TGC の読み出し系と同じものでる SLB ASIC (3.3.5 節) をその まま流用している. この SLB ASIC を使用して, SSW にデータを送信している. 1 つの SLB ASIC は 1 つの SL FPGA の情報を読みだしている. SL ボードには 2 つの SL FPGA が載せてあるため, それに合わせて SLB ASIC も 2 つ載せてある.

エンドキャップ	搭載リソース	使用量	使用率
メモリ	1728 kb	1656 kb	96%
Flip Flop Slice 数	28, 672	6, 476	22%
LUT 数	28, 672	10, 977	38%
Block RAM 数	96	86	89%

表 4.1: エンドキャップ SL FPGA(XC2V3000-BG728)の搭載資源及びその使用状況

表 4.2: フォワード SL FPGA(XCV1000-BG575)の搭載リソース及びその使用状況

フォワード	搭載リソース	使用量	使用率
メモリ	720 kb	576 kb	80%
Flip Flop Slice 数	10, 240	3, 146	30%
LUT 数	10, 240	5,327	52%
Block RAM 数	40	34	85%

4.3 SL への入力信号

この節では SL への入力信号を解説する. SL には大きく 2 つの情報が送られてくる. 1 つ目は, HPT ボードから BW High-Pt コインシデンス情報が送信されてくる. 2 つ目に PS ボードから EI/FI 情報が送られてくる. HPT, PS ボードからは G-link という通信プロトコルで送信され,そこでは 信号を光信号としてシリアライズし,光ケーブルで送信している. このプロトコルでは 1 クロック で標準モードで 16 bit を送信でき,オプション機能として 17 bit の送信も可能となっている. HPT ボード及び PS ボードは TTC クロックに同期して,約 40 MHz で信号を送っている. この各ケーブ ルでの信号のスループットは 16(17) bit × 40 MHz = 640 (680) Mbps となる.

4.3.1 TGC-BW から SL への信号

TGC-BW から SL への信号をエンドキャップ SL とフォワード SL で分けて説明する.

TGC-BW からエンドキャップ SL への信号

エンドキャップ SL では、1 つのトリガーセクターにつき 6 本の光ファイバーで HPT からのデー タを受け取っている. 6 本のうち 4 本は、ワイヤー HPT 出力の送信に使用され、そのうち 3 本は 17 bit、1 本は 16 bit で送信し、合計 17 × 3 + 16 = 67 bit を送信している. 残りの 2 本はストリップ HPT 出力の送信に使用され、2 本とも 17 bit 送信、つまり 2 本で 17 × 2 = 34 bit の送信を行っている. 1 枚の SL ボードには 2 つのトリガーセクターをカバーしているため、(4 本+2 本) ×2 = 12 本の光 ファイバーで HPT 出力 (67 bit + 34 bit) × 2 = 101 × 2 = 202 bit を受信している. これらのデータは LHC クロックの 40 MHz に同期して送信されてくる為、202 bit × 40 MHz = 8.08 Gbps の入力とな る. 図 4.2 に HPT とエンドキャップ SL との信号線の様子を示す.



図 4.2: HPT とエンドキャップ SL との信号線の様子. HPT から 202 bit の入力がある.



図 4.3: HPT とフォワード SL との信号線の様子. HPT から 100 bit の入力がある.

TGC-BW からフォワード SL への信号

フォワード SL では、1 つのトリガーセクターにつき 3 本の光ファイバーで HPT からのデータを 受け取っている. 3 本のうち 2 本は、ワイヤー HPT 出力の送信に使用され、2 本で 17 × 2 = 34 bit を 送信している. 残りの 1 本の光ファイバーでは、ストリップ HPT 出力の送信に使用され、16 bit を送 信している. エンドキャップ SL と同様に、1 枚の SL ボードでは 2 つのトリガーセクターをカバー しているため、(2 本+1 本) × 2 = 12 本の光ファイバーで HPT 出力 (34 + 16) × 2 = 100 bit を受信し ている. 図 4.3 に HPT とフォワード SL との信号線の様子を示す.

EI/FI から SL への信号

EI/FI 情報はエンドキャップ領域の SL ボードのみ入力される.1 枚の SL ボードは4 つの光ファ イバーで 64 bit の EI/FI 情報の入力を受ける.1 枚の SL ボードには2 つのトリガーセクターをカ バーするが,この EI/FI 情報は2 つのトリガーセクターで使用されるため,入力信号は SL ボード 上で2 つに分けられ,2 つの FPGA に入力される.

4.4 SL 内信号処理

SL が受信したデータは、ディレイ回路を挟んでタイミング調整された後、フォーマットに則って デコードされ、後段のコインシデンスロジックに備える.

4.4.1 コインシデンス部

コインシデンス部はトリガーセクター毎に用意される.現状のコインシデンス部の図を表 4.3 に 示す.

表 4.3: 現行の SL のコインシデンス部. ディレイ, デコーダー, *R*-*φ*コインシデンス, エンコーダからなる.

Delay/Decoder		Delay/Decoder				
↓		\Downarrow				
	$R-\phi$	coin.LUT				
	↓					
Track selector						
↓						
Encoder						

エンドキャップワイヤ HpT エンドキャップストリップ HpT

ディレイ回路では,信号の入力時間を遅らせる機能で,半クロック単位で遅延を作ることができる.遅延設定はSLのコントロールレジスタで行われ,最大で15.5 CLKの遅延を発生させる事が可能である.デコーダーでは,HPT出力からミューオンのヒット位置やΔ*R*,Δφの値を抽出する機能である.

 $R - \phi$ コインシデンスでは、デコーダーで得た ΔR , $\Delta \phi$ 情報から LUT を参照して SSC ごとに p_T を算出する機能である.

Track selector では SSC から受けた情報から最大で 2 つのトラックを PreSelector と FinalSelector という 2 段階の処理で選び出す機能である.

エンコーダは2つの役割がある.1つ目はレベル1トリガーを MuCTPI に送信する事で,2つ目は HPT ボードからの入力情報やトリガー情報を SLB ASIC に送る事である.エンコーダから MuCTPI に送信するデータは,最大2つのトラック分の *p*T や ROI 情報,バンチ識別などで 32 bit のデータ となっている.

4.4.2 読み出し部

現段階で使用している SL の読み出し部分は, SLB ASIC を流用している. この時の読み出し部の ブロック図を表 4.4 に示す.

読み出すデータは SL ボードへの入力データ 101 bit と, SL コインシデンス部のエンコーダか ら出力された 32 bit のトリガーデータである. 更にこれらのデータにバンチカウンタから 4 bit の BCID を付加し, レベル 1 バッファーに渡す. 発行された L1A を TTC から受け取ったら, イベント カウンタから 12 bit の L1ID を付加し, 前後 3 バンチをデランダマイザに渡し, ROD に渡すために エンコードする流れになっている. 表 4.4: 現行の SL の読み出し部. この機構, すなわち SLB ASIC が 2 つあることに注意.

L1A	BCR	input data	trig data			
Ev.count	BC count	Delay	coin.part			
	↓ 4bit	↓ 101bit	↓ 32bit			
	L1 Buffer (BCID)	L1 Buffer (input)	L1 Buffer (trig)			
\downarrow 12bit (L1ID)	₩	↓3 バンチ分	↓3 バンチ分			
	Derandomizer					
\downarrow						
Encoder for readout						

4.5 新SLの概要

本節では、新SLに対してどのような変更点があるのかを詳しく解説を行う.新SLに求められる 機能として先に述べたように大きく分けて2つ存在する.1つ目はSLの読み出し系の独自ライン の確立.2つ目はNSWからの追加入力の対応である.以下この2つの求められる機能について解 説を行う.

4.5.1 SL 読み出し系の独自ラインの確立

まず, SL 読み出し系の独自ラインの確立について説明をする. 先に述べたように現行 SL では PS ボードの SLB ASIC を用いて読み出しラインとして使用している. 新 SL ではこの SLB ASIC の使 用をやめ, コインシデンスロジックに使用される FPGA にて, この読み出しラインの確立を行う予 定である. さらに読み出しには TCP 読み出しを使用する事を予定している. TCP 読み出しを利用 することで, 後段の現行の SSW に当たるモジュールを市販の Gigabit Ethernet Switch (以下 GbE Switch)を使用でき, 科学技術の発展に伴って簡単に後段をアップグレードできる利点がある. さら に現行の SSW の後段にあたる ROD に関しても現行ではハードウェアモジュールを用いているが, TCP 読み出しを使用することで, ROD に対してもハードウェアモジュールではなく市販の PC を 使用でき, GbE Switch と同様に簡単にアップグレード出来る利点も存在する.

また、現行の SSW ではデータをゼロサプレスという圧縮方法で圧縮を行い、ROD との間で決め られたデータフォーマットに整える役割を持っている. 新 SL では SSW を使用せず、市販の GbE Switch を使用するため、ゼロサプレスとデータフォーマット整形の2つのロジックも新 SL に導入 する必要がある.

したがって新 SL の独自の読み出しライン確立のためには, 現状の SLB ASIC のロジックを FPGA 内で構成する事と, さらに加えてゼロサプレスなどの圧縮ロジックや, ROD との間で決められた データフォーマットに整形する事, さらに GbE Switch を使用するために, TCP 読み出しの機能を 追加する事などが必要となっている.

4.5.2 新 SL への追加入力

ここでは新 SL に対してどのような入力信号があるか説明を行う.まずこれまでと同様に HPT から 202 bit の入力がある.1 つのトリガーセクターで 101 bit の入力があり, SL は 2 つのトリガーセ

クターをカバーするため 101 × 2 = 202 bit の入力となる. この入力に追加して NSW からの入力が ある. 現状では SL は NSW の $d\theta$, η , ϕ を受ける計画である. $d\theta$ については, 分解能 1 mrad で 15 mrad 程度のカットを掛け, 5 bit ほどのデータとなる. 加えて ROI に関しては, *R* は 8 bit, ϕ は 6 bit で十分 と言われている. これらデータに, さらに NSW ヒット情報の 4 bit, 予備の 1 bit の計 24 bit/track の データが送信されてくると今のところ考えられている. このトラックの合計 24 トラックが入力さ れて来ると考えられており, 1 fiber あたり 4 track 分送信されてくると計画されているので, 6 fiber でデータを受け取る. さらに, 今後追加のミューオンのデータが追加される可能性を考慮して, さら に 6 fiber 追加し, 最大 12 fiber で新 SL は追加入力出来るよう要求されている. 1 fiber には 4 track の他に 16 bit のカンマ信号, BCID などの ID を 16 bit 付加する事になっているため, 合計で 1 fiber 当たり 24 bit/track × 4 track + 16 (カンマ信号) + 16 (ID)= 128 bit の入力があり, LHC クロックに 同期して入力される. 図 4.4 に今考えられている NSW から入力されるデータフォーマットを示す.

Words (16-bit)	first	byte	second byte
Word-0	con	nma	comma
Word-1	track-0		
Word-2			
Word-3	track-1		
Word-4		trac	:k−2
Word-5			
Word-6	track-3		
Word-7	ID (4-bit)		BCID (12-bit)

図 4.4: NSW から送信されるデータフォーマット [25]. comma (,) 信号はアイドルコードと定義され 8b10b エンコーディングでの位置を揃える目的もつ.

最後に,新 SL におけるコインシデンス部と読み出し部の図を表 4.5 と表 4.6 にまとめる.

表 4.5: 新 SL のコインシデンス部. 現行 SL のコインシデンス部と比べて, NSW からの追加データ とのコインシデンスロジックが新たに挿入されている.

エンドキャップワイヤ-HpT	エンドキャップストリップ-HpT	NSW		
Delay/Decoder	Delay/Decoder Delay/Decoder			
\downarrow	\Downarrow			
$R-\phi$	coin.LUT			
	Ų	\downarrow		
↓				
Track selector				
	\Downarrow			
	Encoder for MUCTPI			

新 SL と SL のコインシデンス部の図で異なるところは, BW と NSW でコインシデンス処理を 行っている点である. これにより現行よりフェイクミューオンの削減が期待できる.

表 4.6: 新 SL の読み出し部. 現行 SL の読み出し部と比べて, ゼロサプレスやデータカウントロジッ クなどのロジックなどが追加されている.

	L1A	BCR	input data	trig data	
DataSize	Ev.count	BC count	Delay	coin.part	
			↓970bit (最大:1738bit)	↓ 64bit	
			L1 Buffer (input)	L1 Buffer (trig)	
			⇒3バンチ分	↓3 バンチ分	
			Derandomi	zer	
			\downarrow		
			Zero suppr	ess	
↓ 16bit	\Downarrow 12bit (L1ID)	\downarrow 12bit (BCID)	$\bigcup_{i \in \mathcal{I}} \mathcal{I}_{i}$		
Encoder for readout					

新 SL と SL での読み出し部の図で異なるところは、入力データが最大 1536 bit 増加した点と、ゼ ロサプレス機能が追加された点、さらにデータサイズカウント機能が追加された点、そして L1ID や BCID などの付加情報をゼロサプレスした後に追加している点である。最後のデータサイズカウン ト機能は新 ROD 側の要求により、新しくロジックを追加している。入力データは 970 bit (最大:1738 bit) で従来の 202 bit に 6 fiber 分の 128 bit × 6 = 768 bit (最大 12 fiber 分の 128 bit × 12 = 1536 bit) が追加されている。これらは LHC クロックで同期して送られてくるので、スループットは 970 bit × 40 MHz = 38.8 Gbps (最大:1738 bit × 40 MHz = 69.52 Gbps) となり、現行の SL の入力スループッ トの約 8 Gbps に比べると大入力となっている。

新 SL に求められる入力における要請として,先に述べた現行 SL の約5倍(最大約9倍)のスルー プットの 38.8 Gbps (最大: 69.52 Gbps)を処理できる事と,RUN3 では RUN1 のレイテンシから 3.5 バンチクロッシング分の遅延でトリガーを決定するよう計画されているため,送受信にかかるレイ テンシは 75 ns 以下にする事が必要になってくる [25]. これらの要請を満たす通信方式として後述 する GTX Transceiver が挙げられる.詳しい説明は第5章に譲る.

4.5.3 新 SL 読み出し方式

最後に、この節では新 SL を用いる事でどのような読み出し方式になるのか、現行の読み出し方 式と比較しつつ簡単に説明する.



図 4.5: 現行の SL の読み出し方式 [25]. SLB ASIC にレベル1バッファーやデランダマイザなどの ロジックがある.



図 4.6: 新しい SL の読み出し方式 [25]. トリガーロジックと共に FPGA にレベル1 バッファーとデ ランダマイザのロジックが搭載されている.

図 4.5, 図 4.6 に現行 SL と新 SL の読み出しスキームを示す. 図 4.5 では現行 SL の読み出しス キームを示しているが, レベル1 バッファーやデランダマイザは SLB ASIC の中にロジックがある 事がわかる.これらのロジックを搭載した SL 複数台を束ねハードウェアモジュールである SSW で まとめる事で, ROD にデータを渡している.現行の ROD もハードウェアモジュールである.図 4.6 では新 SL の読み出しスキームを示しているが,現行の SLB ASIC のロジックが FPGA に搭載され ている事が分かる.そして FPGA にレベル1 バッファーとデランダマイザのロジックを追加し,さ らにゼロサプレスや第5章で説明する SiTCP という TCP 読み出しが可能となるロジックを入れて いる.これらの積んだ SL 複数台を束ねて GbE Switch でまとめて新 ROD にデータを渡している.

ここで新 SL 読み出しにおける新 ROD からの要請をまとめておく. それは新 ROD からの要請と して1イベントのデータに対し決められたヘッダとフッタで挟む事と,1イベントのデータサイズ を送信する事である [30]. これらを満たすデータフォーマットを考える必要がある.

本研究では、この新 SL の読み出し FPGA 開発及び評価を行った. 次の章以降は、この新 SL 読み 出し FPGA 開発, 評価について述べる.

第5章 新ミューオントリガー装置 FPGA 読み出 し開発・評価

本研究において新 SL 開発の為に,新 SL の送受信プロトコルとして考えられている Xilinx 社の 技術の GTX Transceiver を用いたデザインの検証及びレイテンシの測定を行った.また新 SL に求 められるデータサイズカウントロジック,ゼロサプレスロジック,データフォーマット整形ロジッ クの実装を行い正しく動作するかの確認を行った.さらに L1A の発行頻度として考えられている 100 kHz 以外での発行頻度の場合でも正しくシステムが動作するかの確認や,L1A 信号が連続して 発行された時にも正しく動作するかの確認を行った.そして最後に新 SL と後段にあたる新 ROD との接続実験を行った.本章では最初に新 SL に求められる新技術と今回の試験に用いた汎用 VME モジュールの説明を行い,上記の試験の内容及び結果を説明する.

5.1 新SLに求められる新技術

5.1.1 SiTCP

新 SL での TCP 読み出しにはハードウェアベースのネットワークプロセッサ, SiTCP[26] を使用 するよう考えられている. TCP の処理は一般的にはソフトウェアで処理する事が多いが, 高エネル ギー実験ではレイテンシの制約や, 高速動作を要求されるのでソフトウェアでの導入が困難である. そこで我々は SiTCP を使用するよう考えている. SiTCP とは FPGA を Ethernet に接続する技術で, FPGA 内にユーザー回路と共に実装できる回路規模でユーザデータを TCP を用いて Ethernet の転 送上限値で転送出来るネットワーク処理回路の事である. これにより低いレイテンシで, 更に高速 に動作させ, イーサネットの転送上限値に近い速度で TCP 読み出しが可能になっている. さらにも う1つ利点として外付け部品が少ない事が挙げられる. SiTCP を使用するために必要なチップは, Ethernet PHY チップと MAC アドレス用の EEPROM のみで, Ethernet 通信インターフェースに標 準 MII/GMII を採用しているので, 様々な PHY デバイスと接続が可能となっている. ソフトウェア ベースの処理ではないので, プログラム格納用の外付け大容量 RAM は不必要である.

5.1.2 GTX Transceiver

GTX Tranceiver とは、FPGA 内のハードマクロな最大 12.5 Gbps の転送速度を可能にする Xilinx 社 の Multi-Gigabit Transceiver (MGT) の中の1つの技術の事である.この技術では入力された Reference Clock を n 倍にしてパラレル入力のデータをシリアル化して転送する.さらに GTX には 8b/10b Encoder/Decoder も内蔵されており、8 bit のパラレルデータを 10 bit のシリアルデータに変換して 転送するロジックも組み込まれている.新 SL に対する大入力はこの GTX を使用するよう考えら れている.

Transceiver とは、無線電波の送信機能と受信機能を兼ね備えた回路ブロックの事である.本節では最初に送信部分を説明した後、受信部分について説明をする.

送信部分

図 5.1 に GTX TX のブロック図を示す. TX ブロックは大きく分けて PMA (Physical Medium Attachmen) 領域と PCS (Physical Coding Sublayer) 領域に分けられる.



図 5.1: GTX TX のブロック図 [27]. PMA 領域と PCS 領域に分けられ, 8b/10b Encoder, Phase Adjust FIFO, PISO などから構成される.

• 8b/10b Encoder

8b/10b 変換を行うブロック,バイパスする事も可能である

• Phase Adjust FIFO

PCS クロック領域と PMA パラレルクロック領域をつなぎ,2 つのドメイン間の位相差調節 する FIFO. バイパスをする事でより低く確定的なレイテンシを保つ事も可能である

• PISO

Parallel In Serial Outの略でシリアル変換を行うブロックの事

受信部分

図 5.2 に GTX RX のブロック図を示す. RX ブロックも大きく分けて PMA 領域と PCS 領域に分ける事が出来る.

• CDR

Clock Data Recovery の略で、シリアルデータからクロック及びデータを復元する



図 5.2: GTX RX のブロック図 [27]. PMA 領域と PCS 領域に分けられ, CDR, SIPO, Comma Detect and Align, 8b/10b Decoder, RX Elastic Buffer などから構成される.

• SIPO

Serial In Parallel Outの略でパラレル変換を行うブロックの事

• Comma Detect and Align

データの区切りを表すカンマ信号をシリアル化されたデータから見つけ出し,データの区切 りから一定長ずつパラレル信号として読みだす.カンマ信号は任意に設定が可能

• 8b/10b Decoder

8b/10b でエンコードされたデータを元のデータにデコードする. バイパスする事も可能で ある

• RX Elastic Buffer

PCS クロック領域と PMA パラレルクロック領域をつなぎ,2 つのドメイン間の位相差調節 する FIFO. バイパスをする事でより低く確定的なレイテンシを保つ事も可能である

8b/10 変換

ここでは 8b/10b 変換について説明する. 8b/10b とは 8 bit のデータを 10 bit のデータに変換する 米国 IBM 社が開発した高速シリアル転送方式である. 8b/10b 変換では,上位 3 bit と下位 5 bit に分 解し,それぞれに対して 3 bit を 4 bit に変換 (3b/4b 変換), 5 bit を 6 bit に変換 (5b/6b 変換) に変換す る.この時,変換には予め決められている変換テーブルを用いてデータをシンボルに変換する.

各シンボルではプラスとマイナスの2種類が用意され、これらを RD (Runnig Disparity) と呼ん でいる. 直前の RD がプラスなら次のシンボルをマイナスの RD に、直前の RD がマイナスなら次 のシンボルをプラスの RD として出力する. 同一のシンボルが長時間連続して出力されると、周期 的な電気変動を誘発してボード上のノイズの発生源となる場合があるが、こうする事で連続して 0 や1が出力される事を防ぎ、1と0のバランスを調整する機能を持つ.

5.2 新技術検証用汎用 VME モジュール (PT7)

本研究では新 SL FPGA 読み出し開発を行うにあたって,新技術検証用汎用 VME モジュールである PT7 (ProtoType 7) を用いて新 SL FPGA 読み出し開発及び新技術の検証を行った. 図 5.3 に PT7 の写真を載せる. 以下,本節では PT7 の構成を主に説明する.



図 5.3: PT7 の写真 [28]. 新 SL 技術開発用として使用した汎用 VME モジュールである.

5.2.1 FPGA

PT7には Xilinx 社の Kintex-7 FPGA XC7K325T-2FFG900 を載せている. この FPGA には GTX を最大 16 レーン載せることが可能であり, PT7 ではこのうち 8 レーンを使用でき, PT7 同士の通信 を可能にしている.

5.2.2 CPLD

CPLD¹には**TGC** グループが長く使用している Xilinx 社の CoolRunner-II CPLD XC2C256-7PQ208 を用いている. 主に, VME 制御と FPGA のコンフィグレーションを行う役割がある.

5.2.3 Ethernet PHY

LAN ケーブルによる Gigabit Ethernet を使用するため, TEXAS INSTRUMENTS 社の DP83865 を 載せている. このチップは IEEE 802.3 10BASE-T (Full/Half duplex), 100BASE-TX (Full/Halfduplex), 1000BASE-T (Full/Half duplex) の 6 種のプロトコルに完全対応しており, 自動的に選択される. こ のチップに必要なクロックは, 1000BASE-T 使用時は 125 MHz を, それ以外は 25 MHz を FPGA か ら供給する必要がある.

¹CPLD: Complex Programmable Logic Device とはプログラマブルロジックの一種で,不揮発性のメモリを用いている

5.2.4 クロック

PT7 には多くのクロックを載せている. 表 5.1 にクロックソースとその対象の関係を整理した表 を示す. ○がついているものはソースから直接接続しているか, もしくはファンアウトを通じて渡 されている事を示している. JP は Jumper Pin 番号の事である. さらに X1, X2, X3, X4 は水晶発振器 で, それぞれ 40 MHz, 125 MHz, 125 MHz, 200 MHz である. また, TTC からは 5 種類の周波数のク ロックを受け取れる. TGC フロントエンドにおいて実際は TTC cmos40 が使用される. TTC lvds160 となっているものは, cmos40 を 4 逓倍したものであり, GTX Reference クロックとして GTX バン クに繋がれている. TTC another となっているものは, 残りの 3 種類のクロックのうち1 つを JP4 で 選んだものであり, モニター用に使用される.

	frequency	FPGA	GTX	CPLD	NIM out
X1	40 MHz	\bigcirc		JP1	
X2	125 MHz LVDS	\bigcirc			
X3	125 MHz LVDS		\bigcirc		
X4	200 MHz LVDS	\bigcirc			
VME sysclk	16 MHz			\bigcirc	
NIM in		\bigcirc		JP1	
TTC cmos40	40 MHz	\bigcirc		\bigcirc	JP2
TTC lvds160	160 MHz LVDS		\bigcirc		
TTC another	40 MHz	JP4		JP4	$JP4 \times JP2$
FPGA nim					JP2

表 5.1: PT7v2 の クロック一覧. PT7 には4 つの水晶発振器の載せている.

5.2.5 MGT

PT7には高速シリアル通信である GTX Transceiver を最大8レーン使用できるように、1コネクタ4レーン使用可能な Infiniband 4x コネクタを2つ搭載している.フロントパネルから出ているこのコネクタには、日本航空電子社の DG1R025HS8E250 を採用している. Infiniband には Mellanox 社の CTMC1104130 を使用した.PT7 で採用された Infiniband 及び、Infiniband 4x コネクタを図 5.4、図 5.5 にそれぞれ示す.



図 5.4: Mellanox 社 CTMC1104130. 1本で最 大4レーンの全二重通信が可能な Infiniband で ある.



図 5.5: Infiniband 4x コネクタである日本航空 電子社 DG1R025HS8E250.

5.2.6 TTCrq コネクタ

新 SL では TTC から LHC クロックやトリガー信号などのシリアル化された TTC 信号を受け取 る. PT7 では新 SL での FPGA 開発を考慮して, TTCrq を接続する事でシリアル化された TTC 信号 を, TTCrq でデシリアライズする事で LHC クロックや L1A 信号など受け取るように出来ている. 図 5.6 に TTCrq の写真を載せる.



図 5.6: TTC 信号を受信可能にする TTCrq. PT7 に1つ接続できる.

5.2.7 NIM

高エネルギー実験でよく使用される NIM 信号²の送受信を可能にしている. PT7 には NIM 信号を 扱うコネクタを4つ搭載しており,2つは送信用,2つは受信用として使用が可能である. 主に NIM 信号を用いる事で,クロックやトリガー信号を入出力する事が可能となっており,オシロスコープ などと接続する事でデバッグ用としても使用される.

5.2.8 JTAG ピン

FPGA と CPLD に対してプログラムを書き込むために JTAG ピンヘッダを出している. これは Xilinx 社製のダウンロードケーブルを用いる事が可能となっており, パソコンと USB 接続する事 で簡単にコンフィグレーション出来るよう設計されている.

5.2.9 テストピン

FPGA と CPLD へ 16 ピンのボックスピンヘッダに接続されている. FPGA や CPLD の 16 bit の 信号をロジック・アナライザと接続する事でデバッグが可能となっている.

²NIM: Nuclear Instruments Modules は放射線・原子力測定機器に関する規格の事

5.3 GTX 試験

5.3.1 ループバック試験

本節では、GTX Transceiver を使用したデザインが正しく動作するかどうかを検証した.先行研 究として Kintex-7 の評価ボードである KC705 を用いた試験にて、Xilinx 社が用意したソフトウェ アを用いて実際に BER の測定を行っている.その結果 3 m~14 mの同軸ケーブルでのループバッ クにて BER< 10⁻¹⁴ を達成した事を確認している [24].そこで今回の試験では、評価ボードではな くカスタムボードである PT7 に GTX Transceiver を実装し、ラインレート 6.41264 Gbps で 6 レー ン使用しループバックさせて、ILA³ (Integrated Logic Analyzer) を用いて正しく送受信出来ている か確認を行った.ループバックするデータは図 4.4 で示されている NSW データフォーマットに即 した適当なデータを用いた.comma 信号は 0xBC であり、track-0 は 0x000000、track-1 は 0x111111、 track-2 は 0x222222、track-3 は 0x333333、ID は 0xA、BCID はカウントアップデータを用いた.ルー プバックに使用したケーブルは Mellanox 社の CTMC1104130 で 1 mの infiniband である.図 5.7 に GTX Transceiver を用いたループバックの様子を ILA で見た時の画面を示す.

Name	Value		19	И	18	8
		<u> </u>	<u> </u>		<u> </u>	<u> </u>
/gt0_rxdata_out[15:0]	ac20	bcbc 0000	0011 1111	2222 2233	(3333) (aba1)	(bcbc) 0000
/gt1_rxdata_out[15:0]	ac20	bcbc 0000	0011 (1111)	2222 2233	3333 aba1	bcbc 0000
/gt2_rxdata_out[15:0]	ac20	bcbc 0000	0011 (1111)	2222 2233	3333 aba1	bcbc 0000
/gt3_rxdata_out[15:0]	ac20	bcbc 0000	0011 (1111)	2222 2233	3333 (aba1)	bcbc 0000
/gt4_rxdata_out[15:0]	ac20		0011 (1111)	2222 2233	(3333) aba1)	
/gt5_rxdata_out[15:0]	ac20	bcbc 0000	0011 (1111)	2222 2233	(3333) aba1)	bcbc X 0000

図 5.7: GTX Transceiver によるループバック検証. ILA で見た時の6レーンでのNSW データフォーマット形式の16 bit ループバック受信データを表している.

図 5.7 を見ると分かるように,正しくループバックされ送受信ができている事が分かる.これにより,評価ボードではなくカスタムボード(PT7)を使用する事で,GTX Transceiverの評価として正しく動作する事を確認した.しかし今回の試験では1mのケーブルでしか試験を行っていないため,今後の課題としてもっと長いケーブルを用いた試験を行う必要がある.

5.3.2 レイテンシ測定

本節では, GTX Transceiver の送信, 受信に必要なレイテンシを測定した結果をまとめる.まず, 第4章で説明したように, GTX Transceiver のレイテンシの要求値は 75nsec である. そのため GTX Transceiver の送信, 受信に必要なレイテンシは 75nsec 以下にする必要がある [25].

試験方法として, 汎用 VME のモジュール PT7 を1 枚使用し, PT7 内部でデータを生成して Infiniband 4x ケーブルでループバックでデータを受信した後, テストピンからロジック・アナライザ に出力させ, そこからレイテンシを測定した.

今回 GTX Transceiver のレイテンシ測定試験を行ったラインレートは 6.25 Gbps, 6.41264 Gbps, 8.00 Gbps, 10.0 Gbps の 4 種類のラインレートで試験を行った. 実際に考えられているラインレー

³カスタマイズ可能なロジック・アナライザコアで,デザインの内部信号をモニターするために使用される.

トは、6.41264 Gbps であり、これは NSW から 1 fiber 当たり 128 bit が 40.079 MHz のクロックで送 信されるため、128bit × 40.079MHz × 10/8 = 6.41264 Gbps のラインレートとなっている. 最後の 10/8 を掛けているのは 8b/10b を考慮しているからである. その他のラインレートは比較のために 測定した. 今回のレイテンシ測定試験も 1 m の infinibad を用いている.

さらに今回の試験にあたって, FPGA デザインを各ラインレートで2種類準備した.1つは通常 デザインの GTX Transceiver で,もう1つのデザインは GTX Transceiver のアドバンス機能で,送信 部分の Phase Adjust FIFO と,受信部分の RX Elastic バッファをバイパスする事で GTX Transceiver を固定ショートレイテンシで動作させるデザインである.

今回の試験において用意したデザインとして,256回に1回B3を送信しその他の255回は00を 送信するようにプログラムを書いた.これによりBCの送信から受信にかかる時間を測定する事で, GTX Transceiver でのレイテンシを測定する狙いである.

図 5.8 に例としてラインレートが 6.41264 Gbps の時の, 生成したデータとループバックして受信したデータをロジック・アナライザで表示させている様子を示す.



図 5.8: ラインレート 6.41264 Gbps での GTX Transceiver レイテンシ試験の様子. 生成データとルー プバックして受信したデータをロジック・アナライザで出力させて, そのループバックにかかった 時間を測定している. このロジック・アナライザの結果だと, レイテンシは 62 nsec である事が分 かる.

図 5.8のロジック・アナライザの画面の中のgt0_txdataはGTX で送信しているデータで,gt0_rxdataはGTX で受信しているデータである.各データをロジック・アナライザで表示させ,GTX Transceiverで送受信に必要なレイテンシを測定している事が分かる.図 5.8の画面の場合,62 nsec がレイテンシである.このような測定方法を4種類のラインレートで,各々2種類のFPGA デザインでレイテンシ測定を行った.表 5.2 に各々のラインレートでのレイテンシ測定結果をまとめる.なおここでの測定結果には1mのinfiniband ケーブルによるレイテンシも含まれている.

表 5.2 から分かるように、通常のデザインに比較して TX, RX バッファをバイパスする事でレイ テンシが小さくなっている事が分かる. さらに表 5.2 の右側の列には各ラインレートのスペック値 [29] を載せている. このスペック値から分かるように、ラインレートの値が大きくなる程レイテン シは小さくなっている事が分かる. しかし、今回測定した 6.41264 Gbps と 8.00 Gbps のラインレートでは、ラインレートの値が大きなっているのにもかかわらずレイテンシも上がっている事が分かる. これは、2 つの転送 bit 幅が違う事が原因で起こっている. 前者のラインレートでは 16 bit 転送 に対し、後者のラインレートでは 32 bit 転送であるため、GTX の仕様によりこのような現象が起き ている.

また,表 5.2 の中で一番重要な結果は, 6.41264 Gbps のラインレートのレイテンシである. このラ インレートは実際 NSW から受けるレートであり, このレイテンシを測定するのが目的であった.

表 5.2: GTX Transceiver レイテンシ測定結果. ケーブルによるレイテンシ (5 ns) を含めた測定値で ある.

ラインレート	転送幅	通常デザイン	Bypassing TX バッファ	Spec
[Gbps]	[bit]	[nsec]	and RX バッファ [nsec]	
6.25	16	96	62	最小 36.8 nsec, 最大 222.16 nsec
6.41264	16	96	62	最小 35.8 nsec, 最大 216.6 nsec
8.00	32	141	92	最小 28.75 nsec, 最大 173.5625 nsec
10.0	32	108	75	最小 23 nsec, 最大 128.6 nsec

このラインレートでは通常デザインだと96 nsec であったが,送信部分のPhase Adjust FIFOと,受 信部分のRX Elastic バッファをバイパスするデザインであれば62 nsec のレイテンシを得る事が出 来た.ここで infiniband 1 m でのスペック値である5 ns のケーブルによるレイテンシを考慮すると 実際には57 ns のレイテンシがかかっている事が分かる.このバイパスするデザインは、レイテン シを最小にし、かつ固定する機能をもつため、このレイテンシが実際の新SL でのGTX Transceiver でかかるレイテンシである.結果としてレイテンシは57 nsec であり、目標値である75 nsec より18 nsec も小さいレイテンシである事を確認した.このレイテンシの測定により、初めて実際にGTX Transceiver は新SL でのNSW からの入力の通信方法として使用できる事が判明した.

5.4 新 SL FPGA 読み出し開発

この節では新 SL FPGA 読み出し開発したロジックについて評価したものをまとめる.

5.4.1 新 SL FPGA 読み出しロジック

まず最初に新 SL の FPGA 読み出しロジックとして実装したものをまとめる. 新 SL の読み出し ロジックとして図 5.9 にあるようなロジックが考えられている.

新 SL FPGA 読み出しロジックの中で主要なロジックや機能を以下にまとめる.

• レベル1バッファ (L1 バッファ)

L1 バッファでは TTC から L1A 信号が来るまでデータを保持する機能を持つ.

データサイズカウントカウントロジック

このロジックでは、L1A信号が来たら1クロックで1バンチ分のデータサイズをカウントし、 3クロックで全3バンチ分のデータサイズを取得しデランダマイザにデータを渡すロジック である.

• デランダマイザ

デランダマイザでは以下の5つのデータ

1. BW から入力される 202 bit のデータ



ID(12bit) × 3 +DataSize(16bit)

図 5.9: 新 SL FPGA 読み出しロジック. 主に L1 バッファ, データサイズカウントロジック, デラン ダマイザ, ゼロサプレスロジック, データフォーマット整形ロジックから構成される.

- 2. NSW 等から入力される 970 bit (最大:1738 bit) のデータ
- 3. データサイズカウントロジックから渡される 12 bit のデータサイズカウントデータ
- 4. SL 識別番号である 12 bit の SLID
- 5. L1A 信号を受信した時の 12 bit の BCID と L1ID

をL1A 信号を受け取った時に受け取るバッファである. ここで第4章で述べたように, NSW 等から入力される bit 幅は通常 6 fiber で 970 bit として考えているが, 最大 12 fiber の 1738 bit の bit 幅の入力を受け取る事も考えている事に注意する. またこのバッファには 3 バンチ分 のデータが渡され, さらに L1A のばらつきを吸収しつつ, 出力幅を 16 bit にしている. ここで L1A 信号を受信して 3 クロックで 3 バンチ分のデータを渡すように設計されているが, 万が ー L1A 信号を受信してその 3 クロック以内にまた L1A 信号を受信しても, その 3 クロック 以内に受信した L1A 信号は無視するようなロジックも入れてある.

• ゼロサプレスロジック

このロジックでは、デランダマイザが受け取ったデータをゼロサプレスという圧縮方法で圧縮するロジックである

データフォーマット整形ロジック

このロジックでは、新RODと新SL間で決められたフォーマットに整形するロジックである

5.4.2 データサイズカウントロジック

データサイズカウントロジックは、新 ROD のシステム設計の要求により追加されたロジックで ある. L1 バッファに貯まる 1 バンチのデータは 202 bit + 970 bit + 64 bit = 1034 bit (最大:202 + 1738 + 64 = 1802 bit) である. 以降, 新 SL への入力データは最大値の 1802 bit の入力で考える事に する. 新 ROD に渡すデータサイズは 32 bit を 1 つのブロックとして考え、32 bit データが合計いく つあるか、というデータを渡すよう設計されている [30]. ゼロサプレスロジックでは 16 bit のデー タにセルアドレス等のデータ 16 bit を付加し計 32 bit のデータとしているため、このデータサイズ カウントロジックでは、まず L1 バッファにたまったデータ 1802 bit を 16 bit の単位で分割する. こ こで 1802 は 16 の倍数ではないため、データの最後に 0 であるデータ 6 bit を付加し合計 1808 bit にして 16 bit データ毎で分割を行う. そして L1A 信号を新 SL が受け取ったら、このデータサイズ カウントロジックは L1A 信号を受け取り後 3 バンチ分の非 0 である 16 bit データの個数をカウン トし、3 バンチ分合計のデータサイズを取得する. このデータサイズを取得するのに必要なクロッ ク数は 3 バンチで 3 クロック分であり、PT7 のシステムクロックとして 150 MHz のクロックを使 用すれば 6 nsec × 3 クロック = 18 nsec で動作可能である.

5.4.3 ゼロサプレスロジック

現行ゼロサプレスロジック

ここではまず現行の SSW で使用されているゼロサプレスのロジックについて説明を行う.現行のゼロサプレスのロジックは以下の手順により実行される.

- 1. データの読み始めにカウントを回す
- データを8bit毎に区切った時に、つまりカウンタが8の倍数であるときに、その8bitが全て 0であればその8bitを捨てる
- 3. 8 bit の中に1 bit でも1 があれば、カウンタの数値を8 で割った数をアドレスに付加して、13 bit の形にする
- 4. 読み取っているデータが3バンチ中(PRV/CUR/NXT)のどこのバンチであるかという情報を 表す3 bit を付加して,さらにヘッダーやフッターでは無いことを示す2 bit のタグを付加し た18 bit に整える

図 5.10 にゼロサプレスの概略図を示す. これにより 0 が多いデータだと大幅にデータ量を削減 する事が可能となっている.



図 5.10: 現行ゼロサプレスロジック [31]. データを 8 bit 毎の cell に区切り, それに cell の address を付加している.

現行ゼロサプレスを新 SL でのデータ圧縮ロジックとして使用するには幾つか解決すべき問題 点が存在する.そもそも現行ゼロサプレスで入力されるデータは 200 bit として考えられている為, この現行のロジックでは 8 bit のセルビットマップでデータを区切り,セルアドレスも 25 つあれば 十分と考えられている.セルアドレスは 5 bit であるため,2 進数で 11111 は 10 進数で 31 なので,最 大 8 bit × 32 セルアドレス = 256 bit しか扱う事が出来ない.これに対し新 SL では,最大入力 1802 bit で 3 バンチ分を処理するため,最大 1802 × 3 = 5406 bit のデータに対しゼロサプレスを行う必 要がる.しかし前述の通り,現行のゼロサプレスでは最大 256 bit までしか扱う事が出来ず,このロ ジックを改良する必要がある.

新ゼロサプレスロジック

現行ゼロサプレスロジックでは新 SL FPGA ロジックにはそのままでは使用出来ないことは上で 述べた.ここでは新 SL で使用できるように新しいゼロサプレスを提案し,説明を行う.

新ゼロサプレスロジックでは現行のゼロサプレスロジックから以下の変更を加える.

1.8 bit のデータの区切りから 16 bit のデータの区切りに変更する

2. セルアドレスを5 bit から9 bit に変更する

以上の変更により, セルアドレスが9 bit になる事で16 bit データを512 個判別する事が可能であるため, 最大16 bit ×512 = 8192bit のデータをゼロサプレスする事が可能となる.

以上の事を考慮して, ゼロサプレスするときのデータフォーマットを図 5.11, 図 5.12 に 2 つ提案 する.

31 30	29 28 27	26 25 24 23 22 21 20 19 18	17 16 15 14	13 12 11 10 9 8 7 6 5 4 3 2 1 0
10	Tag	cell address	cell bitmap 11	cell bitmap

図 5.11: 新ゼロサプレス・データフォーマットA

どちらのフォーマットもセルアドレスに9 bit, セルビットマップに16 bit を使用している. さらに Tag は3 バンチ識別用 Tag (PRV/ CUR/ NXT) で従来のゼロサプレスでの Tag をそのまま使用すると考えている.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1111 Tag cell address											CE	ell bi	itma	ар																

図 5.12: 新ゼロサプレス・データフォーマットB

フォーマットAに関しては新RODに渡す時に16 bit 単位の意味のあるデータである事を考慮 し、セルビットマップをあえて前半2 bit、後半14 bit に分けて、新RODに渡す16 bit はデータだと 主張するためのデータ(10 or 11)を付加している.フォーマットBに関しては、セルビットマップを 途中で分ける事なく16 bit そのまま使用し、32 bit の頭にデータである事を主張するデータ(1111) を付加するフォーマットとなっている.

今回,新 SL 読み出し FPGA 開発を行うにあたって,ロジックが簡単になるようにフォーマット B に合わせてゼロサプレスロジックを採用した.以下ゼロサプレスフォーマットはフォーマット B で考える事にする.ここのフォーマットの議論は新 ROD の後段サイドと議論を重ねて決めていく 必要がある.最後に図 5.13 にフォーマット B での新ゼロサプレスの概略図を示す.



図 5.13: 現在考えられている新ゼロサプレスロジック. 現行のゼロサプレスと比べ, cell address が 5bit から 9bit に, cell hitmap が 8bit から 16bit に変更されている.

現行ゼロサプレス圧縮率

ここではゼロサプレスによってどの程度圧縮出来るのかを検証する.ここで圧縮率とは(圧縮後の容量)/(圧縮前の容量)として定義する.この検証には実際にBWから出力され,かつSSWで圧縮

及びフォーマット変換されたデータを,フォーマット変換される前のデータフォーマットに変換し, ゼロパディングを行ったデータを解析する事で圧縮率を見積もった.今回使用したデータはCサイ ドの BW 番号 7 の BW (以下 BW - C07) の SL データをまとめている SSW9 の raw データで 2012 年 11月 29日から 2013 年 2月 14日まで取得した 75 個のデータである.ここで図 5.14 に各データ に対する各 SLB でのゼロサプレス圧縮率のグラフを示す. SLB0 から SLB3 はエンドキャップ部分 の SL データに対応し SLB4, SLB5 はフォワード部分の SL データに対応している.図 5.14 を見る とエンドキャップ部分の圧縮率は 0.002 以下の場合が多く,最大でも 0.006 となっている.フォワー ド部分は最大でも 0.002 となっている.



図 5.14: 現行のゼロサプレスにおける各データに対する圧縮率のグラフ. 今回使用したデータは BW - C07 の SSW9 の raw データで 2012 年 11 月 29 日から 2013 年 2 月 14 日まで取得した 75 個 のデータである.

さらに上で評価した圧縮率を 75 個のデータを全て用いて評価すると,総合計イベント数 117090 イベントで SLB0 は総データ量 1770 Byte で圧縮率は 0.000205, SLB1 は総データ量 1938 Byte で 圧縮率は 0.000215, SLB2 は総データ量 2078 Byte で圧縮率は 0.000225, SLB3 は総データ量 1894 Byte で圧縮率は 0.000228, SLB4 は総データ量 734 Byte で圧縮率は 0.0000836, SLB5 は総データ 量 740 Byte で圧縮率は 0.0000688 となった. これらの結果を表 5.3 にまとめる.

SLB Number	配置	総データ量 [Byte]	圧縮率[10-4]	S.D. [10 ⁻⁴]	最大圧縮率 [10-4]
0	Endcap	1770	2.04	7.59	55.4
1	Endcap	1938	2.23	7.87	57.3
2	Endcap	2078	2.39	8.10	57.7
3	Endcap	1894	2.18	7.89	57.3
4	Forward	734	0.832	2.38	15.2
5	Forward	740	0.838	1.73	8.81

表 5.3: 現行のゼロサプレスにおける BW - C07 での各 SLB Number での圧縮率.

表 5.3 から SL が読み出すトリガーセクターの配置 (エンドキャップまたはフォワード)によって 圧縮率が異なっている事が分かる.エンドキャップでの圧縮率では平均 0.000219 であるがフォワー ドでの圧縮率は平均 0.0000839 である.

新ゼロサプレス圧縮率

次に新ゼロサプレスによってどの程度圧縮出来るのかを現行ゼロサプレスの圧縮率評価と同様 に評価を行った.図 5.15 に各データに対する各 SLB での新ゼロサプレス圧縮率のグラフを示す. SLB0 から SLB3 はエンドキャップ部分の SL データに対応し SLB4, SLB5 はフォワード部分の SL データに対応している.図 5.15 を見るとエンドキャップ部分の圧縮率は 0.004 以下の場合が多く, 最大でも約 0.016 となっている.フォワード部分は最大でも 0.004 となっている.

さらに上で評価した圧縮率を75個のデータを全て用いて評価すると,総合計イベント数117090 イベントでSLB0は総データ量3104 Byteで圧縮率は0.000351, SLB1は総データ量3400 Byteで 圧縮率は0.000384, SLB2は総データ量3584 Byteで圧縮率は0.000405, SLB3は総データ量3356 Byteで圧縮率は0.000379, SLB4は総データ量948 Byteで圧縮率は0.000107, SLB5は総データ量 1064 Byteで圧縮率は0.000120となった.これらの結果を表5.4にまとめる.

SLB Number	配置	総データ量 [Byte]	圧縮率 [10-4]	S.D. [10 ⁻⁴]	最大圧縮率 [10-4]
0	Endcap	3104	3.51	14.31	111
1	Endcap	3400	3.84	14.73	114
2	Endcap	3584	4.05	15.07	115
3	Endcap	3356	3.79	14.85	115
4	Forward	948	1.07	5.30	19.0
5	Forward	1064	1.20	3.87	11.7

表 5.4: 新ゼロサプレスにおける BW - C07 での各 SLB Number での圧縮率.

表 5.4 から SL が読み出すトリガーセクターの配置 (エンドキャップまたはフォワード)によって 圧縮率が異なっている事が分かる.エンドキャップでの圧縮率では平均 0.000383 であるがフォワー ドでの圧縮率は平均 0.000145 である.



図 5.15: 新ゼロサプレスにおける各データに対する圧縮率のグラフ. 今回使用したデータは BW - C07 の SSW9 の raw データで 2012 年 11 月 29 日から 2013 年 2 月 14 日まで取得した 75 個のデー タである.

ここで,図 5.14 と図 5.15 をよく見ると 2012_1215_1627_32a.dat のファイルのデータだけ秀でて 圧縮率が悪い事が分かる.そこで 2012_1215_1627_32a.dat のデータを解析してみた結果, cell address が 19 のデータが大半を占めていた.この cell address が 19 のデータは EI/FI 信号で RUN1 では使 われていないインナーステーションの検出器の信号で,本来ならば出力されない信号である [32]. したがってこの EI/FI 信号は出てないと仮定して圧縮率を再計算する必要がある事が分かる.なお RUN2 でも現状の SL を使用し,さらに EI/FI 信号を用いる計画であるが,何故か EI/FI 信号が正 しく出力されていない状況であり,2015 年 1 月現在なお原因究明中である.

EI/FI 信号を無視した時の圧縮率の評価

以下に EI/FI 信号を無視した時のゼロサプレス及び新ゼロサプレスにおける各データに対する 圧縮率のグラフを図 5.16, 図 5.17 に示す. SLB0 から SLB3 はエンドキャップ部分の SL データに対応し SLB4, SLB5 はフォワード部分の SL データに対応している. 現行ゼロサプレスの図 5.16 を見 るとエンドキャップ部分の圧縮率は最大でも 0.0019, フォワード部分は最大でも 0.0016 となって いる. 一方新ゼロサプレスの図 5.17 を見るとエンドキャップ部分の圧縮率は最大でも 0.0026, フォ ワード部分は最大でも 0.0019 となっている.



図 5.16: 現行のゼロサプレスにおける各データに対する EI/FI 信号を除いた時の圧縮率のグラフ. 今回使用したデータは BW - C07 の SSW9 の raw データで 2012 年 11 月 29 日から 2013 年 2 月 14 日まで取得した 75 個のデータである.



図 5.17: 新ゼロサプレスにおける各データに対する EI/FI 信号を除いた時の圧縮率のグラフ. 今回 使用したデータは BW - C07 の SSW9 の raw データで 2012 年 11 月 29 日から 2013 年 2 月 14 日ま で取得した 75 個のデータである.

さらに上で評価した圧縮率を75個のデータを全て用いて現行ゼロサプレス及び新ゼロサプレス

の評価をする.

EI/FI信号を除いた時の現行ゼロサプレスでは,総合計イベント数117090イベントでSLB0は総 データ量860Byteで圧縮率は0.0000969, SLB1は総データ量1066Byteで圧縮率は0.000120, SLB2 は総データ量1140Byteで圧縮率は0.000128, SLB3は総データ量998Byteで圧縮率は0.000112, SLB4は総データ量734Byteで圧縮率は0.000236, SLB5は総データ量704Byteで圧縮率は0.000173 となった.これらの結果を表5.5にまとめる.

表 5.5: 現行ゼロサプレスにおける BW - C07 での EI/FI 信号を除いた時の各 SLB Number での圧 縮率.

SLB Number	配置	総データ量 [Byte]	圧縮率 [10-4]	S.D. [10 ⁻⁴]	最大圧縮率 [10-4]
0	Endcap	860	0.969	2.64	13.7
1	Endcap	1066	1.20	3.08	18.6
2	Endcap	1140	1.28	3.32	17.8
3	Endcap	998	1.12	3.07	18.2
4	Forward	734	0.873	2.36	15.2
5	Forward	704	0.793	1.73	8.84

表 5.5 から SL が読み出すトリガーセクターの配置 (エンドキャップまたはフォワード)によって 圧縮率が異なっている事が分かる.エンドキャップでの圧縮率では平均 0.000114 であるがフォワー ドでの圧縮率は平均 0.0000810 である.

最後に新ゼロサプレスでの結果をまとめる. EI/FI 信号を除いた時の新ゼロサプレスでは,総合 計イベント数 117090 イベントで SLB0 は総データ量 1280 Byte で圧縮率は 0.000144, SLB1 は総 データ量 1628 Byte で圧縮率は 0.000183, SLB2 は総データ量 1708 Byte で圧縮率は 0.000192, SLB3 は総データ量 1540 Byte で圧縮率は 0.000174, SLB4 は総データ量 948 Byte で圧縮率は 0.000107, SLB5 は総データ量 996 Byte で圧縮率は 0.000112 となった. これらの結果を表 5.6 にまとめる.

表 5.6: 新ゼロサプレスにおける BW - C07 での EI/FI 信号を除いた時の各 SLB Number での圧 縮率.

SLB Number	配置	総データ量 [Byte]	圧縮率[10-4]	S.D. [10 ⁻⁴]	最大圧縮率 [10-4]
0	Endcap	1280	1.44	3.81	19.3
1	Endcap	1628	1.83	4.48	25.6
2	Endcap	1708	1.92	4.82	24.3
3	Endcap	1540	1.74	4.51	25.6
4	Forward	948	1.07	2.93	18.3
5	Forward	996	1.12	2.21	11.2

表 5.6 から SL が読み出すトリガーセクターの配置 (エンドキャップまたはフォワード) によって 圧縮率が異なっている事が分かる.エンドキャップでの圧縮率では平均 0.000173 であるがフォワー ドでの圧縮率は平均 0.0000110 である. 表 5.5, 表 5.6 の結果により現行ゼロサプレスでの圧縮率は最大圧縮率 0.00186 から悪く見積もっ て 0.002 と評価する事ができ, さらに新ゼロサプレスでの圧縮率は最大圧縮率 0.00256 から悪く見 積もって 0.003 と見積もる事が出来る.

5.4.4 データフォーマット整形ロジック

データフォーマット整形ロジックでは,新 ROD と新 SL とで決められたフォーマットに変換す るロジックで,読み出しデータに3種類の ID 及びデータサイズを付加して,ヘッダとフッタで挟む ロジックである.新 SL ではフォーマットに整形して最終的に新 ROD へ TCP 読み出しでデータを 渡す.表 5.7 に,新 ROD に渡すフォーマットを示す.このフォーマットは現段階では仮フォーマッ トであり,最終決定されたフォーマットではないことに注意する.

ヘッ	ダ 0x0B0D	DataSize								
0	0000x0	0000	L1ID 12bit							
0000	BCID 12bit	0000	SLID 12bit							
ゼロサプレスされた3バンチ分データ										
(BW + NSW + trig data)										
(0000x0	フッタ OxOEOD								

表 5.7: 新 SL 読み出しフォーマット

以下,新 SL 読み出しデータフォーマットでのヘッダからフッタまでのデータを1イベントと呼 ぶことにする.1イベントには 0x0B0D のデータのヘッダ,1イベント中の 16bit データの個数であ る DataSize, 12bit の L1ID, BCID, SLID, データサイズが固定されていないゼロサプレスされた3 バンチ分のデータ, 0x0E0D のデータのフッタから構成されている.

5.4.5 新 SL FPGA 読み出し性能評価

本節では、5.4.1節で述べているような新 SL の読み出しロジックが正しく実装され動作している かの検証結果を説明する.今回, PT7を1枚準備し, PT7内で1バンチ1802bitの適当なデータ(上位 64 bit が 0x1122334455667788,下位1738bit が 0のデータ)を生成し、それを内部で生成した100 kHzの固定擬似L1A信号を用いて3バンチ分読み出し、データサイズやID等を付加したのち、ゼ ロサプレスとデータフォーマット整形を行い、TCP読み出しが正しく動作しているのかどうかを 検証した.図 5.18にそのTCP読み出し結果を示す.

図 5.18 を見てみると、この絵の中には合計4イベント出力されている。各イベントがちょうど4 行で出力され、1イベント 64 Byte となっている。ここで、図 5.18 の4イベント目の最後の4行に注 目してみる。最初の4 Byte は 0xB0D と出力され、ヘッダである事が分かる。次の4 Byte はこのイベ ントのデータサイズを表しており 0x010 となっている。これは4 Byte の塊が 16 進数で 0x10 個、つ まり 10 進数で 16 個あるという事を示している。実際このイベントは 64 Byte で 4 Byte が 16 個存 在しているため、データサイズは正しく付加されている事が分かる。さらに次の4 Byte は 0x000 で あり、データフォーマット通りである。その次の4 Byte の 0x003 は L11D を示しており、これはこの イベントが3 イベント目である事を表している。その次の4 Byte の 0x4CB は BCID を示している。 その次の4 Byte の 0x0DD は SLID を示しており、これは FPGA ロジックとして事前にレジスタに

takayuki	-V/	10:	~//	I ŞL	5 00	1 -1	tx1	NŞL	_18_	7		5	-	3			
0000000	0b	0d	00	10	00	00	00	00	00	1b	00	dd	fa	00	11	22	
0000020	fa	01	33	44	fa	02	55	66	fa	03	77	88	f8	00		22	
0000040	f8	01	33	44	f8	02	55	66	f8	03	77	88	fc	00	11	22	
0000060	fc	01	33	44	fc	02	55	66	fc	03	77	88	00	00	0e	0d	
0000100	0b	0d	00	10	00	00	00	01	01	ab	00	dd	fa	00		22	
0000120	fa	01	33	44	fa	02	55	66	fa	03	77	88	f8	00		22	
0000140	f8	01	33	44	f8	02	55	66	f8	03	77	88	fc	00		22	
0000160	fc	01	33	44	fc	02	55	66	fc	03	77	88	00	00	0e	0d	
0000200	0b	0d	00	10	00	00	00	02	03	3b	00	dd	fa	00		22	-
0000220	fa	01	33	44	fa	02	55	66	fa	03	77	88	f8	00		22	
0000240	f8	01	33	44	f8	02	55	66	f8	03	77	88	fc	00		22	
0000260	fc	01	33	44	fc	02	55	66	fc	03	77	88	00	00	0e	0d	
0000300	0b	0d	00	10	00	00	00	03	04	cb	00	dd	fa	00		22	
0000320	fa	01	33	44	fa	02	55	66	fa	03	77	88	f8	00		22	
0000340	f8	01	33	44	f8	02	55	66	f8	03	77	88	fc	00		22	
0000360	fc	01	33	44	fc	02	55	66	fc	03	77	88	00	00	0e	0d	

図 5.18: 新 SL 読み出し結果. 黄色の枠で囲ったヘッダ 0x0B0D から始まりオレンジ色の枠で囲った フッタ 0x0E0D で終わるデータのイベントが赤色, 緑色, 水色, 紫色でマスクされた合計4イベント 見えている.

SLID を設定している. この SLID 以降は実際のデータになるわけだが, SLID の次の 8 Byte を見て みると 0xFA001122 となっている. これはゼロサプレスされたデータで, 前半4 Byte はセルアドレ ス等で, 後半4 Byte にデータが来ている. このデータフォーマットは図 5.12 のフォーマットに則っ ている事が分かる. そしてこのイベントの最後に4 Byte の 0x0E0D のフッタが付加されている事が 分かる.

以上,図 5.18 を見てみると正しく FPGA 読み出しロジックが動作している事が確認出来た.この検証テストは 100 MByte 程読み出し検証を行ったが,データは正常に TCP 読み出しをする事が出来た.

5.4.6 L1A 試験

L1A レートは約 100 kHz であるが,本節ではこのL1A レートが 100 kHz 以外の低レートもしく は高レートである時に,正しく動作するかどうかを評価した結果をまとめる.

様々な L1A レートとスループットの関係

ここでは L1A レートが 50 kHz, 100 kHz, 125 kHz, 160 kHz, 200 kHz の時, システムは正しく動 作するか, またその時のスループットはどうなるかを評価する. ここでは PT7 モジュール 1 枚を新 SL として用意し, PT7 内部で BW データ, NSW データ, トリガーデータを生成し, さらに内部で擬 似固定 L1A を生成して, SiTCP でデータを読み出す FPGA デザインを作成し, 試験を行った.
今回 PT7 内部で用意したデータは1イベント当たり 258 Byte の固定データを使用した. これは L1A レートが 200 kHz の時に, PC が TCP で読み出せる最大スループットに近い約 850 Mbps にな るよう仕組んでいる.

χ 5.6. χ M D L L L V Γ χ													
L1A Rate	スループット	スループット	宇測は/理診は	100MB 読み出し									
[kHz]	理論値 [Mbps]	実測値 [Mbps]	夫側値/ 垤禰値	結果									
50	212.8	213.2198±0.0004	1.0020	NoError									
100	425.6	426.4332±0.0039	1.0020	NoError									
125	532.0	533.0389±0.0014	1.0020	NoError									
160	681.0	682.2845 ± 0.0028	1.0019	NoError									
200	851.2	852.8447±0.0078	1.0019	NoError									

表 5.8: 擬似固定 L1A レートとスループットの関係



図 5.19: 擬似固定 L1A レートとスループットの関係. L1A の発行頻度と線形の関係である事が分かる.

表 5.8 に L1A レートが 50 kHz, 100 kHz, 125 kHz, 160 kHz, 200 kHz の時のとスループットの関係を,図 5.19 にそのグラフを示す. なおスループット測定に関し, 100 MByte のデータを取得しその時に費やされた時間からスループットを計算するプログラムを使用した. さらにスループット理論値は以下の式で求められる数値を使用した.

スループット理論値 ={(ヘッダ, DataSize, L1ID, BCID, SLID, フッタ等) [bit] +3バンチ分 DataSize [bit] / event × 2 ゼロサプレス }×L1ARate =(128 [bit] + 258 × 8 [bit] × 2) × L1ARate

今回使用した L1A 信号は, ランダムな信号ではなく, PT7 内部で生成した完全なる固定周波数の 信号である. さらに擬似固定 L1A 信号は PT7 に載せている 40.079 MHz のクロックを 40 MHz と 考えて L1A 信号を生成している事に注意する. 表 5.8 に示しているように、各 L1A レートにおいて 20 回ほど 100 MB ダンプしデータに化けが 無いか確認したところ、各 L1A レートにて正しく読み出せている事が分かった. さらにスループッ トの理論値と実測値には 0.2 %ほどのズレがある. これは 40.079 MHz のクロックを 40 MHz と考 えて L1A 信号を生成している事が原因として挙げられる. 実際に 40.079/40 = 1.001975 である. 図 5.19 に擬似固定 L1A レートとスループットの関係を示す. 図 5.19 により L1A の発行頻度と線 形の関係である事が分かる.

隣接 L1A 試験

次に, L1A 信号が隣接して分配された場合に正しくシステムが動作するかどうか検証を行った. まずこの隣接 L1A 信号であるが, TTC が供給する L1A 信号は一度 L1A 信号を供給したら, それか ら 4 バンチ後までは L1A 信号を供給しないよう設計されている. つまり, L1A 信号は, 多くて 5 バ ンチに 1 バンチのペースで供給されることになっている. 図 5.20 に LHC クロックと 100 kHz で配 られる L1A 信号と, さらに TTC が許している再隣接 L1A 信号のクロック図を示す.



図 5.20: LHC クロックと許される最隣接 L1A 信号のクロック図.3 つ目のクロック図は TTC が許 す最隣接 L1A であり, これよりも 2 つの L1A 信号が近づいて供給される事はないとされている.

図 5.20 に示されているような許される再隣接 L1A の時の検証を行いその結果をまとめる. 用意 したテスト環境は, PT7 モジュール1 枚を新 SL として用意し, 簡単に考える為, BW データ, NSW データ, トリガーデータが全て 0 の場合を考え, さらに内部で擬似 L1A を生成して, SiTCP でデー タを読み出す FPGA デザインを作成し, 試験を行った.

読み出し結果を図 5.21 に示す.

taka	ayuki	I-VA	VI0	:~/	NSL,	/L1/	_te	est	5 00	d -1	tx1	Rer	nzol	ku_a	all(0/Re	enzoku_all0_16
0000	0000	0b	0d	00	04	00	00	04	18	06	8b	00	cd	00	00	0e	0d
0000	0020	0b	0d	00	04	00	00	04	19	06	90	00	cd	00	00	0e	0d
0000	0040	0b	0d	00	04	00	00	04	1a	08	20	00	cd	00	00	0e	0d
0000	0060	0b	0d	00	04	00	00	04	1 b	08	25	00	cd	00	00	0e	0d
0000	0016	0b	0d	00	04	00	00	04	1c	09	b5	00	cd	00	00	0e	0d

図 5.21: 許される最隣接 L1A 信号の時の TCP 読み出し結果.

図 5.21 の各行は各イベント毎でちょうど分けれており,図 5.21 には合計 5 イベントが表示され ている.1 行目の1イベント目は L1ID が 0x418 のイベントで,その時の BCID が 0x68B である事 を示している.2 行目の2イベント目は L1ID が 0x419 のイベントで,その時の BCID が 0x690 で ある事を示している.このように BCID を見れば分かるように.最隣接 L1A が供給されている時で も正しく動作している事が分かる.このロジックで 100MB の読み出し試験を行ったが,読み出し データに化けなく,正しく読みだす事が出来た. 以上の許されている最隣接 L1A の時以外にも,許されていない最隣接 L1A の時も検証を行った. 図 5.22 に LHC クロックと,禁止されている L1A の例を 2 つ, クロック図として示した. 今回この 禁止されている L1A-1 と禁止されている L1A-2 の 2 種類で検証を行う.



図 5.22: LHC クロックと 2 つの禁止されている最隣接 L1A 信号のクロック図.

1 つ目の禁止される隣接 L1A-1 は、TTC から供給される L1A 信号で禁止されているものの、実際にこの L1A を受け取っても連続して 3 バンチ分読み出す事は可能な L1A 信号である. しかし一方の 2 つ目の禁止される隣接 L1A-2 では、1 つ目の L1A 信号を受け取ってから 3 バンチ分を読み出す途中に次の L1A 信号が供給される事になり、2 つ目の L1A 信号は無視するようにしないと正しく 3 バンチ分読むことが不可能である. 今回新 SL FPGA 読み出し開発のロジックとして、2 つ目の禁止される L1A-2 のような L1A 信号を受け取った場合、2 回目の L1A 信号は無視するようなロジックを導入した.

禁止される隣接 L1A-1 と禁止される隣接 L1A-2 のそれぞれの読み出し結果を図 5.23, 図 5.24 に示す.

takayuk:	i-V≉	\IQ:	~/N	IŞL/	′L1/	_te	est	5 00	1 - 1	tx1	Rer	ızok	ku2_	_al]	LØ/F	Renzoku2_all0_16
0000000	0b	0d	00	04	00	00	00	26	07	78	00	cd	00	00	0e	0d
0000020	0b	0d	00	04	00	00	00	27	07	7b	00	cd	00	00	0e	0d
0000040	0b	0d	00	04	00	00	00	28	09	0b	00	cd	00	00	0e	0d
0000060	0b	0d	00	04	00	00	00	29	09	0e	00	cd	00	00	0e	0d
0000100	0b	0d	00	04	00	00	00	2a	0a	9e	00	cd	00	00	0e	0d

図 5.23: 禁止される隣接 L1A - 1 信号の時の TCP 読み出し結果

takayuki	i-V/	AIO:	~/	NSL,	/L1/	A_te	est	5 00	d – t	tx1	Rer	ızol	ku3.	_all	L0/I	Renzo	oku3,	_all	0_16
0000000	0b	0d	00	04	00	00	0d	38	03	7f	00	cd	00	00	0e	0d			
0000020	0b	0d	00	04	00	00	0d	39	05	11	00	cd	00	00	0e	0d			
0000040	0b	0d	00	04	00	00	0d	3a	06	a3	00	cd	00	00	0e	0d			
0000060	0b	0d	00	04	00	00	0d	3b	08	35	00	cd	00	00	0e	Ød			
0000100	0b	0d	00	04	00	00	0d	3c	09	c7	00	cd	00	00	0e	Ød			

図 5.24: 禁止される最隣接 L1A - 2 信号の時の TCP 読み出し結果

図 5.21 の時と同様に,図 5.23 及び図 5.24 の各行は各イベント毎でちょうど分けれており,各々 5 イベントが表示されている.

図 5.23 に関して、1 行目の1 イベント目は L1ID が 0x026 のイベントで、その時の BCID が 0x778 である事を示している.2 行目の2 イベント目は L1ID が 0x027 のイベントで、その時の BCID が 0x77B である事を示している. BCID を見れば分かるように、最初の L1A 信号が供給された後、3 バンチ後にもう一度 L1A 信号を受け取り 3 バンチ読みだしている事が分かる. したがってここから禁止される隣接 L1A-1 が供給されている時でも正しく動作している事が分かる. このロジック でも 100 MB の読み出し試験を行ったが、読み出しデータに化けなく、正しく読みだす事が出来た.

図 5.24 に関して、1行目の1イベント目はL1ID が 0xD38 のイベントで、その時の BCID が 0x37F である事を示している. 2行目の2イベント目はL1ID が 0xD39 のイベントで、その時の BCID が 0x511 である事を示している.このように BCID を見れば分かるように、最初のL1A 信号が供給 された後、2バンチ後に受け取るL1A 信号を無視するようなロジックである事が分かる.したがっ て、禁止される隣接L1A-2 信号のような、正しく3バンチ読み出せないようなL1A 信号が供給さ れた場合でも、正しく動作している事が分かる.このロジックでも100 MB の読み出し試験を行っ たが、読み出しデータに化けなく、正しく読みだす事が出来た.

5.4.7 新 SL, 新 TTC Readout - 新 ROD 接続試験

最後の試験として, 新 SL, 新 TTC Readout [33] と新 ROD [30] を接続し正しく動作するかの試験 を行った.

今回試験した環境では TTC vx から B-Channel 信号が出ていない環境で試験を行ったため, LHC クロックと L1A 信号のみで新 TTC Readout モジュールと同期を行い新 ROD で読みだした. つま り BCR が発行されない為 L1ID は同期できるが, BCID は同期出来ない状態で試験を行った. さら に接続試験を簡単にするため, 新 SL は 1 台のみ使用した. さらに TTC からランダムな 100 kHz の レートの L1A 信号を受信する環境で試験を行った.

結果は、合計で 60 GByte (約 400 M イベント) 程読み出したところ、正しく読みだす事が出来た [30]. この結果からランダムな L1A 信号でも新 SL 読み出しロジックは正しく動作している事が確 認できた.

5.5 今後の課題

• 新 SL 用モジュールの開発

本研究では新 SL の FPGA 開発に関して, 汎用 VME モジュールである PT7 を用いた. しかし 今後は汎用 VME モジュールを用いるのではなく, RUN3 に向けて新 SL 用のモジュールを開 発してデザインを実装し, 動作試験を行う必要がある.

• NSW からのデータを用いた試験

現在はまだ NSW からどのようなデータが来るのか具体的には確定しておらず, データフォー マットのみ決まっている. したがって NSW から実際どのようなデータが来るのかが確定し たら, そのデータを用いて FPGA デザインの検討する必要がある. 例えば本研究ではデータ 圧縮ロジックとしてゼロサプレスロジックを採用したが, NSW からくるデータによっては 違う圧縮ロジックを実装したほうが効率よくデータを圧縮出来るかもしれない. したがって, NSW からくるデータが確定次第, さらに開発研究進める必要があることに注意する. • デバッグ用 GTX Reference クロック

PT7 にはデバッグ用に GTX Reference クロックとして 125 MHz のクロックが GTX バンク に入っている. しかし本当にデバッグ用のクロックとして使用したいのであれば LHC クロッ ク 40.079 MHz の 4 倍クロックの 160.316 MHz などのクロックを GTX バンクに入れる必要 がある. 新 SL プロトタイプにて, もしデバッグ用の GTX Reference クロックを載せるのであ れば考慮すべき事である.

• 新 SL 新 ROD 総合試験

今回新 SL - 新 ROD 接続試験として B-channel 信号が供給されない環境で試験を行った. したがって B-channel 信号を供給する環境で再び試験を行い, L1ID だけではなく BCID の同期の確認をする事は必然であろう. またさらに今回は新 SL は1 台のみ使用したが, 今後新 SL を複数台使用して接続試験を行う必要がある.

第6章 まとめ

ATLAS 実験において 2020 年以降の RUN3 にむけてミューオントリガー装置 (SL) の FPGA 読み出し開発を行い,実装,動作確認を行った.具体的には次の2つである.

1 つ目は、新検出器 NSW からくる追加入力への対応である. 新 SL では現行の SL と同様に BW からの約 8Gbps の入力に加え、NSW から入力される約 40 Gbps の追加入力を受ける事になっている. これに伴い、Xilinx 社の Multi-Gigabit Transceiver の1 つの技術である高速シリアル通信の GTX Transceiver を使用して追加入力に対応した. さらに GTX Transceiver のアドバンス機能である固定 レイテンシのデザインを作成し、GTX Transceiver のレイテンシを実際に測定し、要求されるレイテンシ 75 ns 以下に対し 57 ns である事を確認し、高速シリアル通信 GTX を実際に使用できる事を確 かめた.

2 つ目は、新 SL の読み出しの確立である. 現行 SL では他のエレクトロニクスの SLB ASIC を 流用して読み出しラインとしている. 流用した結果、後段の読み出しモジュールも流用元の後段読 み出しモジュールである SSW というハードウェアを使用せざるを得ない状況であった. しかし新 SL では SL のコインシデンスブロックに使用される FPGA にてこの読み出しラインの確立を行っ た. さらに新 SL の読み出しには TCP 読み出しを採用した. TCP 読み出しを採用する事で後段の読 み出しを現状のハードウェアのモジュールを使用する必要がなく、さらに市販の Gigabit Ethernet Switch を使用でき、科学技術の発展に伴って簡単に後段をアップグレード出来る利点がある. さら に現行での SSW ではデータをゼロサプレスという圧縮方法で圧縮を行い、新 ROD との間で決め られたデータフォーマットに整形する役割を持っている. 新 SL では SSW を使用せず、市販の GbE Switch を使用するため、ゼロサプレスとデータフォーマット整形ロジックの 2 つのロジックも新 SL に導入した. その結果 100 MByte ほど読みだした結果正しくゼロサプレスされ、かつ正しくデー タフォーマット整形出来たことを確認した. さらに、以上の新しいロジックを実装した新 SL と後 段の新 ROD との接続試験において、60 GByte (約 400 M イベント) ほど読み出す事に成功した.

これらの結果により新 SL 設計に必要な技術選択を完了し, RUN3 に向けた新 SL の FPGA 読み 出し開発を進める事が出来た.

謝辞

本論文をまとめるにあたり、お忙しい中指導教員として研究ばかりでなく様々な面でご指導ご 鞭撻を賜った坂本教授に心より感謝致します.さらに同研究グループとして広い視野と鋭い発想の 元、私の質問や相談などに快く乗ってくださった佐々木教授に深く感謝致します.

また,秘書の皆様にも2年間の間様々な事務手続きなどを支援していただき深く感謝致します. 最後に4年間大学へ通うことを応援してくれた両親に心から感謝を申し上げます。

参考文献

- [1] Philippe Mouche. Overall view of the LHC. Vue d'ensemble du LHC. Jun 2014. General Photo.
- [2] Oliver Sim Brning, Paul Collier, P Lebrun, Stephen Myers, Ranko Ostojic, John Poole, and Paul Proudlock. LHC Design Report. CERN, Geneva, 2004.
- [3] Julie Haffner. The CERN accelerator complex. Complexe des acclrateurs du CERN. Oct 2013. General Photo.
- [4] T Kawamoto, S Vlachos, L Pontecorvo, J Dubbert, G Mikenberg, P Iengo, C Dallapiccola, C Amelung, L Levinson, R Richter, and D Lellouch. New Small Wheel Technical Design Report. Technical Report CERN-LHCC-2013-006. ATLAS-TDR-020, CERN, Geneva, Jun 2013. ATLAS New Small Wheel Technical Design Report.
- [5] 徳宿克夫. LHC/ATLAS アップグレードの展望. 2011.
- [6] Joao Pequenao. Computer generated image of the whole ATLAS detector. Mar 2008.
- [7] CMS Collaboration. Detector Drawings. CMS Collection., Mar 2012.
- [8] R Lindner. LHCb Layout_3_worker. LHCb Schema_3_travailleur. General Photo, Oct 2011.
- [9] Stephane Maridor. ALICE A Large Ion Collider Experiment at CERN LHC : global layout. ALICE Collection., Feb 2006.
- [10] G. Aad, et al. The ATLAS Experiment at the CERN Large Hadron Collider. JINST, Vol. 3, p. S08003, 2008.
- [11] 平山翔. ATLAS 実験前後方部レベル1 ミューオントリガーシステムの構築と検証. Master's thesis, 東京大学大学院, 2009.
- [12] Joao Pequenao. Computer generated image of the ATLAS inner detector. Mar 2008.
- [13] Experiment ATLAS. An instrumentation drawer of the barrel tile calorimeter of the ATLAS experiment. General Photo, Apr 2014.
- [14] ATLAS muon spectrometer: Technical design report. 1997.
- [15] R (SLAC) Bartoldus, C (Marseille CPPM) Bee, D (CERN) Francis, N (RAL) Gee, S (London RHBNC) George, R (Michigan SU) Hauser, R (RAL) Middleton, T (CERN) Pauly, O (KEK) Sasaki, D (Oregon) Strom, R (Roma I) Vari, and S (Roma I) Veneziano. Technical Design Report for the Phase-I Upgrade of the ATLAS TDAQ System. Technical Report CERN-LHCC-2013-018. ATLAS-TDR-023, CERN, Geneva, Sep 2013. Final version presented to December 2013 LHCC.

- [16] 早川俊. LHC シングルビームを用いた ATLAS 実験前後方ミューオントリガーシステムの性 能評価. Master's thesis, 神戸大学大学院, 2007.
- [17] 桑原隆志. ATLAS 前後方ミューオントリガーシステムの構築. Master's thesis, 東京大学大学 院, 2007.
- [18] 田代拓也. ATLAS 実験における新しいミューオントリガー回路の開発と実装. Master's thesis, 京都大学大学院, 2013.
- [19] 門坂拓哉. ATLAS 前後方ミューオントリガーシステム Sector Logic 及びオンラインソフト ウェアの開発. Master's thesis, 神戸大学大学院, 2008.
- [20] O. Sasaki, J. Andresen, H. Gonzalez, M. Nomachi, and E. Barsotti. Testing of the hp g-link chip set for an event builder application. *Nuclear Science, IEEE Transactions on*, Vol. 42, No. 4, pp. 882–886, Aug 1995.
- [21] H.C. van der Bij, R.A. McLaren, O. Boyle, and G. Rubin. S-link, a data link interface specification for the lhc era. *Nuclear Science, IEEE Transactions on*, Vol. 44, No. 3, pp. 398–402, Jun 1997.
- [22] W Buttinger, A Daniells, R Hickling, and G Anders. Performance of the ATLAS Level-1 Trigger System in 2011/12. Technical Report ATL-COM-DAQ-2012-033, CERN, Geneva, May 2012.
- [23] Yu Suzuki. Upgrade of the ATLAS Level-1 Muon Trigger for the High Luminosity LHC. PhD thesis, SOKENDAI, 2013.
- [24] 大谷育生. ATLAS ミューオントリガーシステムのアップグレードに向けたギガビット通信を 用いたデータ収集系の検証及び読み出しプロトタイプの開発. Master's thesis, 東京大学大学 院, 2009.
- [25] 佐々木修. Muon Endcap Trigger in Phase I New Sector Logic Board. 2013.
- [26] T. Uchida. Hardware-based tcp processor for gigabit ethernet. *Nuclear Science, IEEE Transactions* on, Vol. 55, No. 3, pp. 1631–1637, June 2008.
- [27] XILINX. 7 Series FPGAs GTX/GTH Transceivers User Guide. 2014.
- [28] 加藤千曲. ATLAS 実験のための新しいミューオントリガー装置の研究開発. Master's thesis, 東京大学大学院, 2014.
- [29] XILINX. 7 シリーズ GTX トランシーバー TX および RX のレイテンシ値. http://japan. xilinx.com/support/answers/42662.html.
- [30] 浦野祐作. LHC-ATLAS 実験レベル1ミューオントリガーのためのデータ収集システムのアッ プグレード. Master's thesis, 東京大学大学院, 2015.
- [31] 野本裕史. Star Switch Spec. 2005.
- [32] Readout Data Format ver.2010.02.05. https://twiki.cern.ch/twiki/pub/Main/ TgcDocument/SL_ReadOut_Matrix_20100205.pdf.

[33] 鈴木翔太. LHC-ATLAS 実験における Thin Gap Chamber での TTC System の評価と RUN3 に 向けた TTC signal readout module の開発. Master's thesis, 総合研究大学院大学, 2015.